氮化镓（GaN）材料具有宽禁带、高电子漂移速度、高热导率等优良特性,在功率半导体应用领域具有得天独厚的优势。同时,基于GaN材料的异质结结构具有二维电子气（2DEG）的高电子迁移率特性,受到学术界和产业界的广泛关注。但是,GaN功率器件的产业化仍然有很多问题有待解决,包括GaN器件制造的高成本以及器件可靠性方面的挑战。随着大尺寸Si衬底GaN外延生长技术的迅速发展,业界开始探索在成熟的CMOS工艺线上制造GaN器件的可能性。与CMOS工艺的兼容,一方面能够有效降低GaN功率器件的生产成本,另一方面可以消除现有的化合物半导体工艺线由于技术落后而引入的损伤,加固GaN功率器件的可靠性。针对GaN器件与CMOS兼容的最大挑战——欧姆接触,本文提出了一种低阻低温退火的无金欧姆技术,在兼容CMOS工艺的同时实现了低至0.21Ω?mm的接触电阻,并具有良好的工艺稳定性和均匀性。本文从耐压、漏电、载流子散射以及金半接触等器件物理出发,对GaN异质结场效应晶体管（HFET）的可靠性加固技术进行讨论,并针对GaN功率器件与CMOS兼容的关键工艺展开了一系列研究与技术开发,具有重要的实用价值。具体创新工作如下:第一、研究了传统肖特基栅结构的GaN HFET的击穿特性,揭示了栅极漏电对GaN器件击穿的影响机理。为了抑制栅极漏电,加固器件可靠性,本文基于器件击穿原理,计算机仿真以及实验测试数据,开发了低压化学气相沉积（LPCVD）氮化硅绝缘介质技术,以及O₃辅助生长的原子层沉积（ALD）氧化铝绝缘介质技术。通过对GaN材料上不同条件生长的绝缘介质的泄漏电流、击穿电压、导带带阶等电学特性进行对比分析,本文得到了不同的退火工艺温度对介质材料的影响,揭示了绝缘介质在高温环境下性能退化的物理机制。本文开发的绝缘介质沉积技术通用于化合物半导体工艺线与CMOS工艺线,为后续研究GaN功率器件与CMOS工艺的兼容建立了高可靠性的器件结构基础。第二、提出了一种新型的低损伤干法刻蚀技术,通过提高刻蚀环境温度来加速刻蚀反应生成物（例如GaCl₃）的挥发,以抑制Ga对CMOS工艺线的污染。同时,刻蚀环境温度的升高一方面提高了刻蚀效率,另一方面能够有效抑制刻蚀工艺对半导体材料造成的晶格损伤。利用低损伤干法刻蚀技术,本文通过刻蚀减薄栅区域的AlGaN势垒层,成功制备了增强型的GaN HFET。与传统的刻蚀手段对比,采用低损伤刻蚀技术制造的GaN HFET的沟道损伤较小,因此器件的直流导通电阻与动态电阻特性都具有显著优势。低损伤干法刻蚀工艺抑制Ga污染,是实现GaN器件与CMOS工艺兼容的关键技术之一,同时为接下来的低温无金欧姆接触研究提供了重要的技术支持。第三、提出了一种低阻低温退火的无金欧姆接触技术,规避了Au等重金属元素,实现GaN器件与CMOS工艺的兼容。本文利用低损伤干法刻蚀技术减薄欧姆区域的势垒层,在GaN异质结材料上开发了Ti/Al/Ti/W和Ti/Al/Ti/TiN两套新型无金欧姆技术。另外,传统有金工艺的高温合金过程同时也限制了很多CMOS常用工艺（例如栅极自对准工艺）的应用,同时过高的温度会损害器件的可靠性。本文开发的新型无金欧姆技术的合金温度由传统有金工艺的800℃以上降低至550℃,并且低温合金的无金欧姆接触具有良好的性能和工艺稳定性。对低温无金欧姆接触进行变温测试分析之后,我们发现隧穿机制是主导低温无金欧姆接触的电流输运机制。利用HR-TEM高分辨率透射显微镜分析,本文揭示了AlGaN/GaN异质结材料上的低温无金欧姆合金反应机理:在低温无金欧姆的合金反应过程中,底层金属Ti起到了催化Al-N反应的作用。第四、针对GaN器件的栅电极开发了Ni/TaN栅技术,实现了GaN HFET栅电极与CMOS工艺的兼容。最后,本文整合了全文研发的绝缘介质沉积、低损伤刻蚀、无金欧姆电极以及无金栅电极技术,在Si基AlGaN/GaN异质结外延材料上成功制造了与CMOS工艺兼容的高性能高可靠性的GaN功率器件。