现代电子设备对于采样速率的需求越来越高,时间交替并行采样模数转换器(Time-Interleaved ADC, TIADC)是一种有效的方法,它能够保证单通道ADC的采样精度,同时大幅提高系统采样率。但是TIADC系统中存在的增益误差(Gain error)、偏置误差(offset error)和时钟偏斜误差(time skew error)严重影响着系统的性能,因此,TIADC系统通道失配误差的校正成为了研究热点。文章给出了一种基于完美重构的误差校正算法以及算法的全并行实现结构。通过查阅大量的文献资料,对TIADC系统的基本原理和误差进行了研究和分析。误差校正算法的关键在于校正滤波器的设计,采用加权最小二乘法对其进行改善,并且在实现上进行改进,使得该算法在保证性能的基础上,得以适用于更高的频率范围。在校正算法的研究上,本文采用基于正弦拟合的通道失配估算方法对误差估计算法进行了研究,给出了基于完美重构的校正滤波器的设计,在最小二乘法的基础上,采用了加权最小二乘法对校正滤波器进行改进,使得系统性能得到大幅改善。在校正电路的研究上,采用全并行结构,利用串并转换实现高速数据的降速,再利用滤波器的多相分解技术构建滤波器阵列对时钟失配误差进行实时校正,提高了电路的吞吐量。最后,基于FPGA实现了四通道12bit 800MSPS的TIADC系统。所设计的校正电路实现简单,性能良好。Modelsim和MATLAB平台上的仿真与分析结果均表明,校正后TIADC系统的性能和校正前相比得到了大幅提高,并满足设计要求。