论文部分内容阅读
由于电子对抗的需要,很多系统对频率合成器的频率捷变性能和相位噪声特性提出了越来越高的要求,特别是在脉冲多普勒技术和码间跳频技术兼容的雷达系统中更是如此。但目前采用的基于DDS(直接数字合成)的捷变频频率合成器其杂散抑制指标都不甚理想,制约了基于DDS的捷变频频率合成器的应用。本论文正是基于低杂散和低相位噪声对捷变频频率合成器技术进行了研究和分析。本论文介绍的低杂散低相噪捷变频频率合成器采用了基于砷化镓的新型DDS集成电路和模拟锁相技术相结合的方法,设计所得到的频率合成器除具有频率捷变和低相位噪声特性外,其杂散抑制指标更是可以在全频段达到≤—65dBc。本课题的难点是实现低杂散、低相位噪声、宽频段、小步进的捷变频频率合成器。要实现捷变频频率合成,可以采用直接模拟式频率合成和直接数字式频率合成(DDS)两种方式。由于直接模拟式频率合成体积大、成本高、电路复杂,本课题采用的是利用直接数字式频率合成通过变频的方式实现捷变频频率合成。目前,制约DDS应用的最大因素是其杂散抑制特性差,特别是在输出信号带宽较宽的情况下更是如此。本论文将向大家介绍一种采用时钟频率高达3.2GHz的新型DDS集成电路与模拟锁相技术相结合的捷变频频率合成器,可以改善DDS非线性引起的杂散并获得低相位噪声。本文在理论分析的基础上将DDS和模拟锁相技术相结合,研制出一种低杂散、低相位噪声、宽频段、小步进的捷变频频率合成器,输出信号频率为1830MHz～1990MHz,频率步进为1MHz,杂散抑制≤—65dBc,相位噪声≤—112dBc/Hz@lkHz。系统分为两大部分,一部分实现由DDS实现的基带信号产生,另一部分利用模拟锁相实现的低相噪本振信号,两路信号混频后再经过滤波、放大得到所需要的1830MHz～1990MHz信号。