【摘 要】
：
随着信息技术的迅速发展,各种大数据应用不断涌现,导致芯片间通信带宽的需求呈现爆炸性增长。传统的多芯片系统普遍采用并行电互连的方式,但面对通信带宽的快速增长,这种互连方式存在多方面不足:首先,并行互连需要消耗大量的输入输出（Input and Output,IO）端口和引脚,在复杂系统的需求下甚至可能超出芯片的IO管脚总数;其次,多路并行走线在高带宽传输时容易产生线间串扰等信号完整性问题,限制了传输
论文部分内容阅读
随着信息技术的迅速发展,各种大数据应用不断涌现,导致芯片间通信带宽的需求呈现爆炸性增长。传统的多芯片系统普遍采用并行电互连的方式,但面对通信带宽的快速增长,这种互连方式存在多方面不足:首先,并行互连需要消耗大量的输入输出（Input and Output,IO）端口和引脚,在复杂系统的需求下甚至可能超出芯片的IO管脚总数;其次,多路并行走线在高带宽传输时容易产生线间串扰等信号完整性问题,限制了传输带宽的进一步提升;同时,电互连在芯片间传输过程中损耗较大,导致其传输距离有限。针对以上问题,本文提出了一种面向多FPGA（Field Programmable Gate Array）器件的高速串行光互连系统的设计方法。该系统借助高速串行传输和光互连接口,利用串行互连技术实现了多芯片间的高带宽通信,提升了数据传输的带宽和性能。本文首先根据系统功能与主要技术指标,综合考虑互连结构、通信协议及接口芯片特性,完成了系统整体结构的设计,实现了多FPGA器件间多通路、高带宽、可灵活切换的互连结构;为了实现高速可靠的数据传输,本文进一步借助高速串行和光互连接口完成了互连链路的构建,实现了高速单通道互连、多通道互连以及高速转接互连的链路设计、时钟分配和多链路数据同步设计,保证了传输链路的相应指标达到系统要求;本文在系统结构和链路设计基础上,构建了基于高速串行光互连的硬件平台。通过对电源系统、配置系统、存储系统以及光接口电路等关键电路的探讨,结合板材选型与高速PCB（Printed Circuit Board）设计,实现了由5个FPGA器件构成的高速串行光互连系统硬件平台,验证了本文提出方法和设计的有效性和合理性。本文对所设计的系统进行了功能和性能测试,实验结果表明:本文提出的面向多FPGA器件的高速串行光互连系统在总吞吐率、单通道传输速率和传输误码率等指标上均达到系统设计要求,能够在占用较少芯片管脚资源的情况下,实现多芯片间高带宽的信息传输。本文提出的设计对未来多芯片间的通信系统设计具有一定的参考意义。
其他文献
在汽车电子市场份额逐渐增长的背景下,集成电路封装的要求变得越来越高。目前,半导体封装使用的工艺能力在不断提升,抗压能力越来越强,但芯片成本缺日渐降低。在传统消费电子封装中,因为市场金价的波动起伏和本身材料特性的限制,铜线的低成本和本身突出的导电性、导热性以及稳定性等特点使其在半导体市场中慢慢取代金线成为主导地位。但是在汽车电子行业,因为汽车电子委员会针对汽车电子Grade等级划分和高品质要求,市场
随着技术的进步以及人们对于生活便捷性的需求,电子元器件开始向小型化以及多功能化发展,因此作为电子元器件核心组成部分的集成电路器件在设计和制造上开始追求更小的栅极线宽,更多的金属层数以及更低的电阻电容延时。栅极线宽的变小要求集成电路中的介电层工艺具有在更小区间内的间隙填充能力,而多功能性则促使着相关研究单位尝试通过调整集成电路结构中薄膜氧化层的成分来缩短相关器件的电阻电容延时。在此背景下,采用高密度
动态电压频率调节（Dynamic Voltage and Frequency Scaling,DVFS）是一种在满足性能需求的前提下,通过动态调节电压和时钟频率来降低功耗的技术。当工作在更宽的电压范围下,DVFS技术会使芯片获得更高的能效。然而,在宽电压调节范围下,电路在不同工作点的设计裕量及工作点间切换的代价会更高。论文面向宽工作电压范围,设计了结合片内电源轨切换和片外DC-DC调压的混合DVF
光子模数转换技术（PADC,photonic analog-to-digital converters）是克服传统电子模数转换技术（ADC,analog-to-digital converters）遭遇性能瓶颈的重要技术手段。PADC技术将光子技术的高速宽带与电子技术的成熟灵活紧密相结合,为下一代雷达和通信系统提供理想的信号接收处理解决方案。前期的研究主要聚焦在提升PADC系统的基本性能,比如有效
光刻是集成电路制造工艺中一道关键的工序,它是利用光化学反应机理,把制造在掩膜版上的图形转移到硅衬底上的过程。光刻决定了芯片的最小工艺尺寸,约占芯片制造时间的45%。光刻的工艺质量直接影响着器件的良率,而缺陷是造成良率降低的最重要和最直接的原因。在处于55 nm量产阶段的工厂中,约80%的缺陷是由于设备的原因造成的。分析研究光刻工艺设备所造成缺陷的实例并归纳总结,有助于量产良率的提升,并且为实现更高
本课题主要对金属层间介质薄膜的片内厚度均匀性这一重要的集成电路制造工艺指标展开研究,从金属层间介质薄膜的化学气相淀积（Chemical Vapor Deposition,CVD）和化学机械抛光（Chemical Mechanical Polishing,CMP）以及工艺整合三个方面分析影响金属层间介质薄膜厚度均匀性的关键因素和提出改善方法。本课题首先研究等离子增强化学气相淀积（Plasma Enh
近年来,随着异构多核片上系统（Heterogeneous Multi-Processor SoC）集成度越来越高,大量处理器核及功能单元之间的通信需求对片上总线系统提出了更高的要求。当前片上总线主要采用并行传输方式,并行总线通过增加总线位宽、提高总线时钟频率来提高带宽。然而随着时钟频率与位宽的提高,信号偏移和信号干扰问题愈发严重,并行信号之间的时序同步愈发困难,布线难度大大增加,阻碍了并行总线传输
三维片上网络（Three-Dimensional Network-on-Chip,3D NoC）以其高通信带宽、高封装密度、低功耗等优势,已经成为NoC领域的主要研究方向,然而三维集成电路的散热特性限制了高性能3D NoC在通信速率和功耗性能上的提升,片上高速低功耗互连技术为解决速度和功耗瓶颈提供了可行性方案。本文研究3D NoC中高速低功耗互连技术和电路设计,根据工艺缩小演进中,时域信号比电压域
随着新兴应用的出现,专用集成电路、通用处理器和现场可编程门阵列等计算架构逐渐难以满足人们的需求,粗粒度可重构架构以其灵活的可配置性和显著的能效比优势,近年来不断得到关注。作为粗粒度可重构架构的特点之一,广泛的可配置性使得架构具有广阔的设计空间,可以灵活地满足不同应用的需求。但同时也提高了其设计难度,架构设计人员常常需要在设计早期对设计的不同结构进行建模仿真,因此拥有便捷的建模和仿真工具显得尤为重要
随着半导体工艺节点的推进,芯片的研发成本越来越高,研发人员对“应用定义芯片”的需求越来越迫切。可重构芯片可以兼顾计算效率和软件可编程性,通过打通“应用定义软件”和“软件定义芯片”,实现了这一需求。可重构芯片的编译器后端负责将待加速的应用自动化地映射到多个可重构处理单元上,是可重构芯片高效运行中至关重要的一环。处理单元变多是可重构架构必然的发展趋势之一,但同时也给编译器后端设计带来了新的需求和挑战。