近年来,随着集成电路的发展,工艺尺寸从原先的350nm到180nm,再到28nm,目前能达到最低的7nm。工艺和技术的发展使得芯片的集成度越来越高,每年处理器的速度基本提速百分之六十,而片外存储体的带宽每年仅提高了百分之十。存储体的速度严重地与处理器的速度不相匹配,极大地制约了处理器计算的速度,存储体成为了处理器的速度的瓶颈。而且,随着工艺尺寸的降低,摩尔定律逐渐程失效的趋势,未来将可能出现不能依靠降低工艺尺寸的方式来提高处理器速度的情况。这个时候,芯片的架构和数据的搬移带宽就成为了重中之重,片外存储体和片内存储体数据传输带宽的增加将极大地提高处理器的计算速度。现代存储体常用的策略包括Data Cache、DMA(Direct Memory Access)等,其中Data Cache主要用于片内存储体间的数据交换,而DMA常用于片外存储和片内存储间的数据交换。本文主要研究DMA的传输方式,由于在不同的传输模式下,传输的数据带宽是不同的,因此,设计和选择合适的传输模式,能极大地减少传输延时、增加传输带宽,提高存储体的性能。本文将基于高性能多核GPDSP(General Purpose Digital Signal Processing)项目,介绍了作者在DMA传输设计和验证方面作出的工作和贡献。本文的具体工作如下:首先,基于现代片外存储体的组成和结构,分析探讨存储体的访问流程、多核GPDSP的芯片结构和传统DMA传输的方式,在此基础上进行了DMA数据搬移的流动过程的研究。紧接着,分析研究了多个并行程序的特点,设计出多种特殊传输方式,其中包括数据分散传输、广播传输、数据合并传输,并且依据不同数据规模、数据形状配置的基准测试程序对比了DMA普通传输模式和特殊模式传输下数据带宽、DRAM行命中率的对比,归纳总结了规律,得出带宽提高85%的结论。然后,依据多核GPDSP项目的需求,需要兼容AXI(Advanced Extensible Interface)标准协议总线,学习研究看AXI协议的特点和结构,设计出DMA-AXI转接桥模块。DMA-AXI转接桥由DMA-AXI主桥、DMA-AXI从桥和DMA-AXI仲裁器组成。最后,按照模块级验证的方式,确定验证计划,设计输入激励,搭建UVM验证平台,对DMA-AXI转接桥模块所有功能点进行验证,功能覆盖率达到百分百,代码覆盖率可解释百分百,满足指标的要求。在DC综合环境下,使用TSMC 40nm工艺库,对DMA-AXI转接桥进行了综合。时序、面积、功耗满足指标的要求。