SiC功率模块的封装体积不断变小,而功率却越来越大,导致功率模块热流密度剧增,这将严重影响SiC模块的长期工作可靠性。特别是对平面型封装结构的SiC模块来说,其热失配应力效应更加显著,极易造成连接层的疲劳失效。同时,受制造工艺和产品良率的限制,目前SiC MOSFET芯片的尺寸较小,通流能力有限。而在工业应用中,往往需要采用多芯片并联的方式实现大流动的SiC MOSFET功率模块封装,多芯片并联不可避免地会出现电流不均衡分配的现象,进而造成温度和应力场分布不均。但针对双面多芯片互连的SiC MOSFET模块温度场及应力场的均匀化研究却报道不多。这是因为降低多芯片的温度和应力获得均匀温度场和应力场的设计考虑因素复杂,多物理场耦合效应显著。针对这一问题,本文旨在考虑电-热-力耦合作用,探索降低双面冷却封装的多芯片并联的SiC MOSFET模块的温度场和应力场差异的设计思路和方法。首先,本文运用多物理场耦合的有限元仿真方法研究了烧结银层、缓冲层和衬板材料的厚度对平面封装SiC MOSFET模块中多层烧结银的温度和应力的影响规律。研究发现,随着烧结银层厚度的增加,烧结银层的温度在上升,烧结银层的等效应力却在下降。有缓冲层比无缓冲层烧结银互连层的等效应力下降了15%,并且随着缓冲层厚度的增加,烧结银层的温度先增加后下降,而烧结银层的等效应力随缓冲层厚度的增加而下降。随着衬板厚度的增加,烧结银层的温度先降低然后基本保持不变,而烧结银层的等效应力随衬板厚度的增加而增加。其次,通过响应面优化方法同时对多个变量进行优化设计,实现了降低芯片和烧结银互连的温度和应力水平,提高了SiC MOSFET模块的可靠性。对比优化前后的模块寄生参数,发现优化后寄生参数与优化前小幅下降。随后利用修正的Coffin-Manson方程实现了对烧结银平面封装SiC MOSFET模块的疲劳寿命预测,验证了封装结构应力优化可有效延长SiC MOSFET模块寿命的设想。最后,采用响应面优化的方法对散热器的结构进行优化。经过优化,芯片的温度和应力都比初始布局有所下降,并且芯片的温度和应力不均匀性有所缓解,但优化效果不明显。为了进一步降低温度和应力不均匀性,我们提出了局部增大散热器面积的设计思路。结果表明,芯片的平均温度下降了约3℃,平均应力下降了约7 MPa,芯片间的温度和应力均匀性有较大改善,芯片的最高温度和最大等效应力都趋向其均值。