随着计算机技术，尤其是网络技术的飞速发展，在极大的方便了我们工作和学习的同时，也因安全漏洞和黑客的入侵带来了很多的安全难题。密码技术作为保证信息安全的重要手段，是信息安全的核心。在众多的密码算法中，AES（Advanced Encryption Standard）算法由于具有良好的密码特性和实现上的低成本，已成为信息安全中多种技术实现的核心体制。论文针对网络监听问题，提出采用硬件加密卡代替传统的软件加密方式，解决数据传输安全问题。详细的论述了AES算法的实现原理和加解密结构，利用Verilog语言，在FPGA（Field Programmable Gate Array）中实现AES算法。给出了针对算法结构和FPGA特点的改进方法，将行变换与字节替换合并实现模块优化、优化列混合和逆列混合运算解决加密解密耗时不对等问题，采用了两种结构方式设计加密算法：其中以速度为目标设计的完全流水线结构结合内流水线结构的解密模块吞吐率可达43.382Gbps，以最小面积为设计目标的循环流水线结构结合内部流水线结构的加密模块，slice资源仅用369个。在基于上述两种设计方式的基础上，论文还提出了一种可根据实际工程需要在面积和速度上折衷的改进方案。在完成加密卡设计的基础上，论文搭建了基于FPGA的网络加密卡设计研究的硬件平台。在学习研究了密码学、网络传输协议、数据传输原理、高速数据传输接口等基础上，论文提出了在不改变现有网络协议和数据传输链路情况下，能有效防止网络监听的网络加密卡原型设计方案，以及讨论分析了网络加密卡下一步研究中面临的两个重要问题——密钥交换和帧结构。