随着无线通信、雷达等信息系统的飞速发展,高速、高精度DAC(数模转换器,Digital to analog converter)显得日益重要。而在各种类型的DAC中,电流舵型架构是实现高速高精度DAC的较佳选择。本文基于55nm CMOS工艺,对高速高精度电流舵型DAC的系统架构和关键单元电路模块进行了深入的研究与分析,设计了一款带数字校正功能的精度12位,采样速率200MHz的电流舵架构DAC芯片。首先,为了得到高采样速率DAC,分析了电流舵的零极点分布,设计了速度为200MHz的DAC。分析了电流舵型DAC的一些非理想效应,包括晶体管尺寸失配,阈值电压失配,版图电压梯度和温度梯度。在此基础上,结合55nm工艺特点、关键单元模块性能指标,确定了分段点为6+6的12位200MHz DAC。其次,根据电流舵晶体管的失配误差模型,晶体管的尺寸越大,失配越小,但是整个DAC电流舵部分面积越大,由此带来的温度、电压梯度也很大,造成DAC的INL误差增大。本文缩小高6位温度计编码的电流单元面积,由原来的12位精度缩小为4位精度,极大减小电流舵部分面积。通过数字校正的方式,使用8位精度的偏置DAC对主DAC电流进行修调,提高其精度。再次,根据电流舵型DAC的性能指标,基于55nm CMOS工艺设计电流舵型DAC的电流管的宽长比,开关电路和开关驱动电路的设计。由于数字校正算法的需要,设计了高精度高速度的电流比较器,设计了电流舵型DAC数字校正算法。最后,基于55nm CMOS工艺完成了各个关键单元电路以及整体电流舵型DAC版图的实现,完成了整个12位200MHz DAC的后仿验证。后仿结果表明:在采样频率为200MHz下,SFDR达到72.1dB,SNDR达到69.6dB,功耗63mW,整个芯片面积2.55mm2。