QFN(Quad Flat No-lead Package)方形扁平无引脚封装,是小信号分立半导体器件其中一种,当其外形为长方形时称为DFN,在表面安装封装技术中代表了最先进的封装形式,而DFN1610 TVS(Transient Voltage Suppressors)瞬态抑制二极管正是其中一种。该封装采用银浆焊接的工艺,通过添加银粉的环氧树脂粘接剂,将芯片与基板粘连,利用环氧树脂能够快速固化的特性,来提高生产效率,从而获得更为实用且可靠性程度更高的无引脚封装器件。国内外半导体焊接工艺主要有两种形式:共晶焊和银浆焊。共晶焊是通过设置的固定高温条件,使晶元底部的金属融化与基板金属形成共晶。银浆焊是将切割好的晶元抓取放置到已设置好有银浆的基板上,再采用适当的温度来将芯片与基板快速的进行粘接。而DFN1610采用的银浆焊的工艺和共晶焊的工艺相比,该工艺在生产过程中容易出现银浆层分布不均,局部气泡或覆盖不全等多种情况,在固化后便会在粘接层出现空洞,空洞的形成,会在器件后期的使用过程中,导致器件的热量逐渐集中在空洞层,不能有效的发散出去,当汇聚的热点达到一定的高度时,容易导致器件被热击穿,影响器件使用的可靠性。DFN1610粘接层空洞的形成受到多种因素的影响,主要影响为原材料和生产工艺。原材料主要包含有增加了预镀金属层的框架、银浆、含有背面金属层的芯片,而生产工艺主要体现在点胶/画胶这一块。本文对相关的因素进一步展开了深入的分析和大量的实验,探索其对粘接层空洞的影响的不同模式,产生的原理。同时利用辅助设备水滴角设备研究银浆的流动性与EBO(一种防止银浆水分扩散的有机物)的相关性,利用X-Ray设备检测产品的空洞的失效模式。另外也对背Au和背Ag的芯片做了相关的对比验证,找到了两种芯片对于银浆溢出的优缺点:背金的芯片更利于银浆溢出,控制银浆爬升,背银芯片切割后存在背银卷边,抑制了银浆的溢出,产生银浆爬升及空洞的风险。同时对背Ag的芯片寻找改善优化的方案,采用了背银减薄的工艺进行样品生产并做了各个工序的实验验证,分析了改善芯片与目前芯片质量对比。最后在综合条件下选取合适的原材料,合理的芯片粘接方法,有效的筛选监控方式,减少空洞的发生产率,完成了空洞的控制:单个空洞面积<5%,整体空洞面积<15%的目标,从而实现产品的成功量产。