MOSFET作为半导体集成电路中不可或缺的元器件,为集成电路的快速发展做出了极大的贡献。但随着集成电路特征尺寸到达纳米级,MOSFET出现了短沟道效应、工艺成本上升、可靠性下降等一系列问题。TFET是目前最具有可能替代它的器件之一,TFET的亚阈值摆幅SS可突破60m V/dec,同时,TFET器件随其特征尺寸减小不会引起短沟道效应,可适应越来越高的集成度要求,而且阈值电压V_th更小,动态功耗更低。本文的主要目标是通过改进TFET,获取更加理想的开态电流I_on、关态电流I_off、亚阈值摆幅SS及开关电流比I_on/I_off,使器件整体性能得到更进一步的提升。本文首先探讨了TFET的基本工作原理,包括关态工作原理和开态工作原理,通过器件仿真,研究了各几何物理参数对隧穿几率的影响,结果表明:增大源区掺杂浓度可以增大开态电流;减小漏区掺杂浓度可以降低关态电流;减小栅氧化层厚度可以减小亚阈值摆幅;增大沟道长度可以减小关态电流;减小器件厚度可以降低关态电流。在此基础上,对比分析了PIN型TFET和PN无结型TFET,发现PN无结型TFET可以增大器件的开态电流;由于氧化层对电场的扩散,分别对漏区和源区带氧化层对TFET器件的影响进行了研究,提出了Doxide-TFET结构,减小了器件的关态电流,增大了开关电流比。本文在Doxide-TFET的基础上,进一步研究了带场板结构的TFET器件,提出了漏区具有场板结构的N型FP-SGTFET结构,通过在该器件中引入漏区场板,利用场板和漏区形成的电场耦合效应减小关态电场强度,获得了抑制器件关态电流的性能;对场板结构进行优化,分别对不同场板下漏区氧化层厚度、不同的场板的长度、不同场板和栅氧化层之间的距离以及不同金半功函数差的场板金属进行仿真,寻找场板结构最优的几何物理参数。在此基础上,在栅氧化层靠源区侧加上场板,形成SD FP-SGTFET结构,可以在不影响关态电流的情况下增大开态下源漏之间的电场强度,从而增大开态电流;在保持开态电流不变,提出了PR FP-SGTFET和CP FP-SGTFET结构以进一步降低关态电流,前者通过在栅极与漏极加保护环降低了关态隧穿区域电场,从而使关态电流降低至2.86×10^-13A/μm;后者在前者的基础上优化了氧化层,使关态电流降低至2.03×10^-13A/μm,SS下降至26.1m V/dec,开关电流比增大至1.8×10⁸。