软错误是指由于粒子辐射等原因造成的电路存储信息发生随机错误的现象。对于军事和宇航领域的高可靠器件,对软错误的防护一直是必须考虑的问题。而随着集成电路工艺技术的进步,软错误已经成为影响深亚微米集成电路可靠性的主要问题。例如对于纳米级的CMOS数字集成电路,海平面环境的中子背景辐射已经足以造成软错误的产生。因此,对数字集成电路的软错误问题展开研究,对于我国集成电路产业的发展以及国防装备自主制造的水平的提升具有重大的理论和现实意义。设计阶段的软错误敏感性(软错误率)评估是开发容软错误的高可靠数字集成电路的基础。传统的高可靠集成电路设计流程的加固效果需要等到芯片流片之后通过昂贵的打靶试验才能进行验证。有了软错误敏感性评估方法和工具的支持,可以在设计的各个阶段及时对系统的可靠性进行评价,防止上一阶段的不合格设计进入下一阶段,从而减少流程的反复,节约时间和成本。本文重点研究了设计阶段的数字集成电路的软错误敏感性评估问题以及数字集成电路的容软错误优化与加固问题,主要工作包括:首先,为典型的仿真故障注入系统构建了统一的理论模型,用于指导仿真故障注入系统的构建,并在此基础上提出了一种适用于高层次软错误敏感性评估的仿真故障注入方法。该方法面向VHDL和Verilog语言描述的设计,通过VHDL和Verilog语法分析技术分析HDL代码并提取故障注入目标的相关信息以形成故障注入的脚本;采用基于Simulator Commands的故障注入技术随机注入位翻转故障;通过分层抽样技术降低需要注入的故障数量以减少所需运行时间并降低软错误敏感性估计的方差;引入数据挖掘技术处理实验数据以分析电路内部各模块之间的相互影响。针对DP32微处理器进行的故障注入实验表明本方法可有效评估寄存器传输级以及系统和行为级模型的软错误敏感性。其次,提出一种采用电路级仿真技术的仿真故障注入方法,并将其应用于软错误敏感性评估的实践。电路中当粒子击中晶体管后会在漏极和衬底之间形成一个短暂的电流脉冲,此电流脉冲一般采用指数形式的电流源进行描述。采用电路级的仿真故障注入技术,可以从模拟的角度有效地对指数形式电流脉冲的产生及传播特性进行考察,因而具有非常高的精度。本文采用快速的Spice仿真器进行故障注入实验,克服了传统的HSpice仿真器速度过慢的缺点;通过Spice语法分析技术实现故障注入的自动化,自动展平网表、提取故障注入目标并自动为网表插入表征软错误的电流源;通过分层抽样和检查点恢复技术降低了软错误敏感性评估的时间消耗并提高了估计精度。采用此种方法亦可对逻辑仿真难以建模的动态电路等进行故障注入实验;通过版图寄生参数提取并反标RC延迟信息则可以对版图后电路的可靠性进行评估,因而无论在评估精度还是适用的电路类型方面都有明显优势,具有较好的应用价值。再次,提出一种基于解析模型的组合逻辑电路快速软错误率评估方法。此方法针对采用标准单元的设计,以综合后的门级Verilog网表作为输入,通过研究软错误脉冲在电路中的产生、传播和屏蔽特性以评估电路的软错误率,在评估速度方面优于仿真故障注入的方法。通过采用Verilog语法分析和语法制导翻译技术,可以将时序逻辑电路的组合部分抽取出来进行软错误敏感性的评估,因而较其它基于解析模型的方法适用电路类型更广。该方法具有精度优先和速度优先两种分析模式,精度优先的分析模式取得了和国际同类研究相似的分析结果;速度优先的分析模式虽然精度有所降低,但是可以将分析速度提高至少3个数量级,因而在需要快速评估电路软错误敏感性的场合具有独特的应用价值。最后,以上面提出的速度优先的组合逻辑电路快速软错误率评估方法为基础,提出了一种以多目标遗传算法为基础的电路容软错误优化加固方法。利用标准库中具有相同逻辑功能但尺寸不同的逻辑门对电路中软错误脉冲的产生和传播特性影响不同的特点,通过多目标遗传算法优化配置Verilog网表中逻辑门的尺寸参数,从而达到对电路进行容软错误优化加固的效果。实验表明,与国际同类优化方法相比,本文方法具有相似的容软错误加固效果,但是在面积和延迟代价方面则远远优于国际同类方法,具有更好的综合性能。软错误敏感性评估是容软错误高可靠集成电路设计的基础与难点。本文提出的软错误敏感性评估与优化方法,可有效指导高可靠集成电路的设计工作,具有较好的理论意义和实际应用价值。