深度学习(Deep Learning,DL)算法作为现代人工智能领域的重要分支,已被广泛应用于模式识别、自然语言处理、机器视觉诸多项目的实现,具有很高的科研价值。卷积神经网络(Convolutional Neural Network,CNN)是一种基于生物大脑视觉皮质原理,以高度分类和识别准确率著称的深度学习算法,Caffe是第一个工业级深度学习架构。现场可编程门阵列(Field Programmable Gate Array,FPGA)在对卷积神经网络进行有效计算方面显示出良好的优越性,这是因为卷积神经网络中存在的大量并行运算。目前,出现了大量在FPGA上针对卷积神经网络的开发工作,这是因为FPGA具备的低功耗性,可定制、可编程的结构和其在并行运算上体现出来的卓越性能。但是,目前多数的深度学习架构均不具备除满足于CPU(Central Processing Unit)和GPU(Graphics Processing Unit)计算设备的通用基础配置,这使得在FPGA上进行深度学习的难度大大增加,设计人员必须针对每个模型进行新的设计和实施,测试网络的正确性和进行性能优化,而无法简单利用现有工作。卷积神经网络是计算密集型算法,这尤其体现在卷积层存在的大量乘加运算中,乘加运算是影响算法整体效率的重要因素,这促使研究人员努力减少卷积层中必需的运算量。目前,很多研究成果已经显著改善了卷积神经网络的GPU实现性能,这表现在其进行分类和训练的时间缩短上。通过这些改进,许多深度学习框架都可用于在CPU和GPU上实现加速卷积,但鲜有针对FPGA的加速卷积实现。在此背景下,本文首先对卷积神经网络中的并行性和Open CL中的并行性进行了分析,主要包括了卷积运算本身的并行性、滤波器并行性,Open CL中的计算单元复制优化策略、数据并行优化策略、任务并行优化策略等。其次,本文对Winogard卷积算法的FPGA实现进行了分析,并描述了对Winograd卷积的优化,从理论上验证了该算法可以有效减少对FPGA片上各项资源的消耗。再次,本文设计采用FPGA作为加速设备实施运算加速,而将CPU作为主机实施控制,采用PCIe接口实现主机与FPGA的通信,在异构平台上实现卷积神经网络。最后,本文设计了深度学习框架Caffe的修改版本,该版本的Caffe带有FPGA支持,这样就可以使用FPGA实现基于Caffe编写的卷积神经网络模型,并且可以在必要时灵活地对FPGA设备进行重新编程,实现主机与设备之间的无缝内存事务处理,构建易于使用的测试平台,创建管道层以实现层间通信等。本文在Xilinx SDAccel开发环境下验证了该项目的实施,搭建了基于FPGA的Winograd卷积引擎,并展示了FPGA层可以与运行在主机处理器上的其他层一起使用,以运行几种流行的卷积神经网络。结果表明,本次实现在统一步长的3×3大小的卷积核层中实现了53 GFLOPS。本实现是针对Caffe深度学习架构的FPGA整体实现,包括有对框架的改编,对Caffe Brew选项的添加(OCL),存储同步化,增强存储标志位等,而不是针对某一个特定卷积神经网络的实现。