低密度奇偶校验(LDPC)码以其优良的设计性能和极低的译码复杂度,越来越受到人们的关注。它是迄今为止最逼近Shannon限的信道编码方案,也是下一代无线通信系统中纠错编码的主要备选方案。本文在国家自然科学基金项目“高性能低复杂度LDPC码代数结构的算法研究”和湖北省自然基金项目“基于迭代信号处理技术的LDPC码位翻转译码算法建模”的资助下,对IEEE802.16e标准中的LDPC码的编码算法和迭代译码性能分析作了深入的研究。本文首先总结了信道编码的发展历程和LDPC码的主要研究方向,接着简要地介绍了LDPC码的基本原理。然后,本文提出运用外信息转移(EXIT)图对IEEE802.16e标准中的LDPC码的译码算法进行分析优化。在对LDPC码分量译码器的消息交换进行系统建模后,利用提出的新的求解LDPC码的基本矩阵的度数分布对的方法,运用EXIT图对标准中的所有码率的译码性能进行了分析比较。之后发现相同码率不同码长的标准下的LDPC码的EXIT图相同,并且运用D、Q矩阵置换单位矩阵后的EXIT图也相同。通过EXIT图的分析可以直观地分析LDPC码迭代译码的收敛特性,并为我们找寻结构更优的LDPC码提供了指导。最后,对IEEE802.16e标准中的LDPC码的基本矩阵的结构进行了详细的研究,结合RU快速编码算法,提出IEEE802.16e标准中的LDPC码编码器的硬件结构框图。根据提出的新的存储矩阵的方法和充分利用LDPC码的基本矩阵的结构特点,简化了编码器的硬件实现过程。运用硬件描叙语言对标准中的码长为576、码率为1/2的LDPC码进行FPGA设计实现,结果表明文中提出的编码硬件结构能够达到设计的要求。