CPCI(Compact Peripheral Component Interconnect)总线具有高可靠、即插即用和热插拔等优点,对计算机系统的高可用设计提供了良好的支持。目前,基于CPCI的容错计算机系统已经在通讯、网络、交通、工业控制等领域得到了广泛应用。因此,对基于CPCI总线的容错机制验证工具的需求也尤为迫切。为此,本文首先研究了PCI(Peripheral Component Interconnect)和CPCI的拓扑结构、电气规范,分析了传统硬件嵌入式故障注入方法在CPCI总线上的局限性,提出了一种基于PCI-to-PCI桥接IP(Intellectual Property)核和FPGA(Field-Programmable Gate Array)技术的方案,解决了CPCI故障注入中的同步和时延等关键技术。对故障模拟系统的注入器硬件、控制软件和FPGA逻辑进行了详细设计与实现。注入器可以同时向PCI的地址/数据注入32路的故障,可以设置故障注入的具体位置和方向,故障类型包括固定-0型、固定-1型和翻转型,故障时间类型包括永久型、瞬时型和间歇型。在随机触发的基础上进行改进,实现了精度为0.01%概率触发,提高了故障注入的精确性和可控性。针对一个典型的CPCI系统进行了故障注入实验。实验结果表明,该方案是可行的,并且具有良好的性能和精度,其功能满足设计要求。该方案不但可以无缝移植到PCI平台上,扩大使用范围,而且可以进一步改进,实现更多的故障类型和其他特性。