论文部分内容阅读
近几十年来时间数字转换器(TDC)都被用在飞行时间的测量系统中,最近几年随着全数字锁相环研究的兴起,不断提高了对TDC性能的需求。工艺的进步缩短了逻辑门的延时,使得延时链TDC被应用到越来越多的系统中。但是片内的失配限制了 TDC的分辨率和线性度。基于门控环形振荡器(GRO)的过采样TDC可以克服失配的难题,非常适合于宽动态范围和高分辨率的应用。但是,由于漏电流以及电荷分享这类非理想效应的存在,门控振荡器会产生时间斜移误差,时间斜移误差会增加GRO-TDC的带内积分噪声,同时产生死区效应,降低了 TDC的性能。本文提出了一种利用时间斜移整形技术的2-0级联结构的基于门控振荡器的△∑时间数字转换器。提出的TDC包含一个环形数字时间转换器和一个基于时域加法器的时间寄存器。数字时间转换器通过与GRO-TDC共享量化器从而无需校准并且降低了功耗。通过将GRO量化器的输出分割为MSB和LSB两部分,环形数字时间转换器的精度要求被进一步降低。利用该时间斜移整形技术,GRO的时间斜移误差被一阶整形,同时死区效应被消除。与此同时,实现了量化噪声的二阶整形。该项技术易于在宽带和低功耗方面得到应用。另一方面,我们提出了一种利用电荷泵和逐次逼近性模数转换器(SAR-ADC)的TDC。根据这种结构,我们可以通过提高电荷泵的电流和减小采样电容来提高TDC的分辨率。因此不再存在延时链TDC那样的分辨率限制。我们利用SAR-ADC基于它紧凑的结构,较好的可扩展性,极低的功耗,以及较小的面积。该TDC由于较小的面积和功耗,以及皮秒级的分辨率,非常适宜用于全数字锁相环中来实现低的带内相位噪声。