论文部分内容阅读
针对AVS视频标准中的整数逆变换，本文提出了一种高性能的硬件实现方案。本方案采用两个一维逆变换核和4个16×16的双口SRAM。通过合理控制SRAM的读写方式，避免了数据的预处理与后处理，流水线的深度也得到减少。在列变换时，改变数据运算次序，从而保证了4个双口SRAM不影响运算速度。处理8×8的数据块，本结构仅需要37个时钟，与传统的实现方案相比，在同等运算速度下，面积节约28％。实验表明该结构适用于采用AVS标准的HDTV编解码器。