论文部分内容阅读
基于0.18μm CMOS工艺设计并实现了一种8 bit 1.4 GS/s ADC。芯片采用多级级联折叠内插结构降低集成度,片内实现了电阻失调平均和数字辅助失调校准。测试结果表明,ADC在1.4 GHz采样率下,有效位达6.4bit,功耗小于480 mW。文章所提的综合校准方法能够有效提高ADC的静态和动态性能,显示出其在超高速ADC中的必要性。