一种用于硅基光电子芯片端面封装的深硅刻蚀工艺

来源 :半导体技术 | 被引量 : 0次 | 上传用户：thomas962

【摘要】

：

硅基光电子芯片的端面耦合器具有大带宽、低损耗、偏振不敏感等优点,使人们希望在端面封装方面获得突破.提出了一种用于硅基光电子芯片端面封装的深硅刻蚀工艺,利用等离子体刻蚀形成的斜面与光纤阵列的封装面进行匹配封装,降低封装中的耦合反射;利用斜面刻蚀工艺和深硅刻蚀工艺相结合的方法制备深硅刻蚀槽,提高了晶圆划片的冗余度,通过控制深硅刻蚀槽内的划片位置来消除台阶凸起对光纤封装造成的不利影响,使在后续封装过程中无需对芯片端面台阶凸起实施磨抛工艺.实验结果显示,基于该工艺,端面耦合器损耗劣化小于0.1 dB.该封装结构可

【作者】

：

赵恒何来胜杨伟葛邦同何金城

【机构】

：

联合微电子中心有限责任公司,重庆401332

【出处】

：

半导体技术

【发表日期】

：

2022年1期

【关键词】

：

硅基光电子芯片端面耦合器封装磨抛深硅刻蚀

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

其他文献

抛光液中各组分对Co CMP性能的影响

钴(Co)的化学机械抛光(CMP)要求有较高的去除速率(大于100 nm/min)和洁净平整的表面.采用新型弱碱性抛光液,研究不同成分(如过氧化氢(H2O2)、1,2,4-三氮唑(TAZ)、异辛醇聚氧乙烯醚(JFCE))对Co CMP性能的影响.结果表明,抛光液中H2O2体积分数为0.4％、pH值为8、甘氨酸(GLY)浓度为0.266 mol/L时,Co的去除速率最大,为763.53 nm/min.为了缓解Co表面的化学腐蚀,加入0.022 mol/L的TAZ作为抑制剂和体积分数为1.3％的JFCE作为

期刊

化学机械抛光(CMP)钴(Co)去除速率表面粗糙度抛光液

低损耗高集成度氮化硅阵列波导光栅波分(解)复用器

氮化硅平台阵列波导光栅(AWG)波分(解)复用器具有损耗低、集成度高、温度敏感性低等优势.基于联合微电子中心有限责任公司(CUMEC)的氮化硅集成光子工艺平台,从波导传输损耗、阵列波导与平板波导模式转换损耗、截断损耗、泄漏损耗等方面对氮化硅基AWG波光(解)复用器插入损耗进行了优化,并采用标准CMOS工艺完成低损耗C波段AWG密集波分(解)复用器制备.该氮化硅基AWG密集波分(解)复用器输出通道数为16,输出通道频率间隔200 GHz.测试结果表明,该AWG波分(解)复用器的平均插入损耗为2.34 dB,

期刊

光波导低损耗低压化学气相沉积(LPCVD)氮化硅阵列波导光栅(AWG)

一种在深硅刻蚀工艺中减小底部圆角的方法

由于存在化学刻蚀的各向同性作用,不可避免地会在等离子体深硅刻蚀工艺中出现底部圆角,而过大的底部圆角给许多工艺应用带来不利影响.为了减小在等离子体深硅刻蚀中的底部圆角,对埋入式扇出型封装中的硅微腔刻蚀和2.5D封装中的硅通孔(TSV)刻蚀进行了研究.通过在BOSCH工艺中引入偏置电极功率递增和单步沉积时间递增的组合,硅微腔和TSV中的底部圆角高度分别从13.6 μm和12 μm减小到了6.6～10.0 μm和8.4 μm.该方法有望实际应用于微电子机械系统(MEMS)器件的制造和电子器件的先进封装等领域.

期刊

深硅刻蚀减小底部圆角硅微腔硅通孔(TSV)先进封装

一种用于硅基光电子芯片端面封装的深硅刻蚀工艺

其他学术论文