论文部分内容阅读
为了能够在可编辑逻辑器件上设计更高速度的功能单元，提出了一种面向单元内加速的可重构算法。通过该算法能够对目标逻辑功能单元进行功能重构，并以缩短单元内部逻辑门的层数，以及单元内逻辑门的控制结构，实现单元内加速。选取了典型的可重构计算单元，分析了应用本文所设计的可重构算法对逻辑功能单元进行重构设计。测试中，经过重构设计后的计算单元，运行时间最多减少了30％。