【摘 要】
：
池黄(池州—黄山)高速铁路太平湖特大桥位于深水库区.从技术、经济、工期、景观等方面对桥式方案进行比选,主桥采用(48+118+228+228+118+48)m矮塔斜拉桥,具有建造较经济、造型美观、整体刚度大等优点.针对库区深水及水位变动特点和基础覆盖层薄、长联结构次内力突出等问题,对桥梁总体设计、结构体系优化、施工方案等进行研究.静力计算、抗震检算、车桥动力响应分析结果表明,各项指标均满足规范要求,结构安全可靠,有效解决了深水大跨长联结构的设计问题.
【机 构】
：
中铁上海设计院集团有限公司,上海200070
论文部分内容阅读
池黄(池州—黄山)高速铁路太平湖特大桥位于深水库区.从技术、经济、工期、景观等方面对桥式方案进行比选,主桥采用(48+118+228+228+118+48)m矮塔斜拉桥,具有建造较经济、造型美观、整体刚度大等优点.针对库区深水及水位变动特点和基础覆盖层薄、长联结构次内力突出等问题,对桥梁总体设计、结构体系优化、施工方案等进行研究.静力计算、抗震检算、车桥动力响应分析结果表明,各项指标均满足规范要求,结构安全可靠,有效解决了深水大跨长联结构的设计问题.
其他文献
自动轨道衡用于对铁路货车进行识别、称量并对称量数据进行处理.本文从轨道衡基础下地基承载力与工后沉降、轨道衡基础的厚度与抗冻胀埋深、排水设施及轨道衡专用接地装置设置等方面介绍了其关键技术.从整体道床最小长度、引线轨道的静态几何尺寸、钢轨接头和防爬、整体道床轨道与普通有砟轨道过渡段设置等方面详细分析了轨道衡所在区段的设计和施工工艺要求.针对现场施工存在的问题给出了设计时需要补充和强调的内容.
针对高压BCD工艺使用SCR器件ESD保护时面临的高触发电压与低维持电压之间的矛盾,设计了 一种多嵌入阱可控硅(MEWSCR)结构.相比于常规SCR结构,首先,通过移动阳极/阴极的N+/P+掺杂区引入辅助泄放器件,MEWSCR结构实现了二次触发,增加了维持电压;其次,通过在阳极P+区和阴极N+区下方分别嵌入N浅阱和P浅阱,增强非平衡载流子的SRH复合作用,降低SCR的再生反馈效应,提高了维持电流.基于0.18 μm BCD工艺,采用TCAD软件进行模拟.结果表明,新型MEWSCR器件的维持电压提升至23
利用p型宽带隙材料SiC替代p型GaN,制作了一种p-SiC/n-GaN异质结双漂移(DDR)IMPATT二极管.对器件的交流大信号输出特性进行数值模拟仿真.结果表明,相比传统GaN单漂移(SDR)IMAPTT二极管,p-SiC/n-GaN新结构DDR器件的击穿电压、最佳负电导、交流功率密度和直流-交流转换效率都获得了显著提高,器件具有更宽的振荡频带.该器件新结构在交流功率密度方面具有显著的应用潜力,交流功率密度达到1.97 MW/cm2.该二极管是基于宽带隙半导体材料设计,这为GaN、SiC材料IMPA
针对射频MEMS滤波器的带外抑制能力较差和带内群延时不平坦的问题,设计了一种窄带宽、低插损、高选择性的L波段射频MEMS线性相位滤波器.选取高介电常数的衬底材料实现窄带传输,采用双层交指结构的谐振器实现线性相位,减小了电路体积.利用HFSS软件对滤波器的性能进行优化.结果表明,该滤波器的中心频率为1.46 GHz,带内插入损耗＜1.97 dB,带内群延时波动＜2 ns,在中心频率左右1 GHz处的带外抑制＞70 dB.整体电路尺寸为10 mm×7.2 mm×0.62 mm.
传统低压触发可控硅(LVTSCR)维持电压过低,应用于片上ESD防护时存在闩锁风险.文章提出了 一种嵌入分流路径的LVTSCR.基于0.18 μm CMOS工艺,使用Sentaurus-TCAD软件模拟人体模型,对器件准静态特性进行了分析.结果表明,新型器件在保持触发电压、ESD防护性良好的情况下,有效提高了维持电压.对关键尺寸D6进行优化,该器件的维持电压提高到5.5 V以上,器件可安全应用于5 V电压电路,避免了闩锁效应.
相比于传统VDMOS,超结耐压层结构和高k介质耐压层结构VDMOS能实现更高的击穿电压和更低的导通电阻.通过仿真软件,对3D圆柱形高k VDMOS具有、不具有界面电荷下的各种结构参数对电场分布、击穿电压和比导通电阻的影响进行了系统总结.研究和定性分析了击穿电压和比导通电阻随参数的变化趋势及其原因.对比导通电阻和击穿电压的折中关系进行了优化.该项研究对高k VDMOS的设计具有参考价值.
基于硅通孔(TSV)技术,提出了应用于三维集成电路的三维螺旋电感.在实际应用中,TSV电感存在电场、温度场和力场之间的相互耦合,最终会影响TSV电感的实际电学性能.考虑P型和N型两种硅衬底材料,采用COMSOL仿真软件,对TSV电感进行多物理场耦合研究.结果表明,在P型硅衬底情况下,多物理场耦合的影响更大,TSV电感的电感值和品质因数的变化率可达 14.13％和5.91％.
提出了一种用于降低触发电压的两级防护SCR(TSPSCR).在传统LVTSCR中植入P-ESD层,增设额外的二极管.因为P-ESD层的掺杂浓度较高,该器件能更早发生雪崩击穿而触发第一级泄流路径,从而开启第二级泄流路径.Sentaurus TCAD仿真结果表明,该器件的触发电压从传统器件的10.59 V降低至4.12 V,维持电压为1.25 V,1 V直流电压下漏电流仅为7.85 nA.优化后的TSPSCR适用于先进1 V工作电压的电路中.
在芯片紧密度、功耗都在增加的微电子封装领域,FBGA封装在同体积下有较大的存储容量.基于有限元和正交法,进行了 FBGA焊点热循环载荷下的可靠性分析,并进行了更稳健的焊点结构参数优化设计.结果表明,焊点阵列对FBGA结构热可靠性有重要影响;优化方案组合为12×12焊点阵列,焊点径向尺寸为0.42 mm,焊点高度为0.38 mm,焊点间距为0.6 mm.经过优化验证,该优化方案的等效塑性应变范围较原始设计方案降低了 89.92％,信噪比提高到17.72 dB,实现了焊点参数优化目标.
目前已有一些在ESD和电磁干扰下存储器行为的表征研究,但对静态随机存取存储器(SRAM)的连续波抗扰度的频率响应特性的研究很少.文章研究了 SRAM在射频电磁干扰下的失效行为与机理.对SRAM芯片进行射频干扰测试发现,SRAM失效行为与其工作模式相关.使用Hspice进行晶体管级仿真.结果表明,SRAM处于数据保持时,抗扰能力很强,处于读写模式时,抗扰能力较弱.进一步研究失效机理发现,电源端干扰会导致路径延时的漂移和抖动,造成SRAM读写失效.该研究可为存储器或系统级芯片的可靠性设计提供指导.