论文部分内容阅读
为了降低高速串行接口中发送端的延迟，在研究、分析现有发送端结构的基础上，提出了新的数据跨时钟域传输方法并在实际电路中得到实现。此方法可以大幅降低数据跨时钟域传输时用于异步FIFO的延迟。而且，使用动态电路对高速发送端并串转换电路进行了晶体管级的改进，放松了关键路径的时序要求，使发送端整体电路能运行在更高的频率下。发送端电路使用40nm CMOS工艺实现，实际芯片测试数据表明，使用该电路的发送端可以稳定工作在13Gb／s的速率下。