论文部分内容阅读
<正>随着电子产品工作频段的增加和工作频率的提高,面对多样的电子互连工艺以及更小的互连线尺寸,PCB电子互连领域的集成商在印制电路板、封装基板领域,电子装联设计制造测试过程中会遇到高速、高频、小型化等设计制造测试的多种挑战,如:阻抗控制与叠层设计、实现电路高速高频参数的提取、层压材料的介电常数（Dk）和介电损耗（Df）提取、评估封装基板/SIP/PCB等信号电源完整性问题、加工精度对高速互连的影响、高频自动化测量等。本文将从PCB及电子互连行业的业务场景出发,来分析如何应对这些挑战。