传输线脉冲相关论文
研究了FOD在输入、输出和电源箝位部分ESD的工作特点，在0．18μm 5V EEPROM CMOS工艺下流片、测试并分析了针对输入、输出和电源箝位......
研究了传统传输线脉冲测试波形的失真机理，实现了一种基于R-2R网络的负载电路匹配特性优化设计方案，与传统传输线脉冲测试波形相比，优......
采用TCAD Sentaurus模拟分析了gg-NMOS在TLP应力下的瞬态特性。包括NMOS的栅长,栅氧化层厚度,栅宽及TLP电流大小对ESD保护器件开启......
对TLP（传输线脉冲）应力下深亚微米GGNMOS器件的特性和失效机理进行了仿真研究．分析表明，在TLP应力下，栅串接电阻减小了保护结构漏端的峰......
针对深亚微米工艺实现的GGNMOS器件推导分析了其相关寄生元件的工作机理和物理模型，并基于Verilog-A语言建立了保护器件的电路仿真......
以传输线脉冲（TLP）为例,研究了由静电放电脉冲应力产生的氧化层陷阱电荷Qot^＋的特性。当氧化层厚度为3.2nm时,无论是直流还是TLP脉冲......
根据传输线理论和电磁场理论，文中提出了一种估算微带传输线辐射敏感性的时域解析电路模型．该模型能够快速得到微带传输线对外界电磁......
随着硅基CMOS工艺技术的不断进步,器件的特征尺寸已缩减至纳米阶段,目的是提高芯片的集成度、性能和运算速度,并降低单位芯片的制......
在IC(集成电路)工业中,ESD(Electro-Static Discharge,静电放电)是影响IC芯片可靠性的主要因素之一,已经成为开发新一代工艺技术的......
随着晶圆测试技术的发展,晶圆级传输线脉冲(TLP)测试逐渐由封装级向晶圆级转移,晶圆级TLP测试的出现不仅降低了设计成本,同时大大......
集成电路的抗ESD能力主要是通过端口的保护结构组合来实现,如何评价保护结构自身的抗ESD能力,被广大的设计人员所越发重视。文章主......
为了研究传输线长度对静电放电防护器件性能测试结果的影响，建立了静电放电模型和传输线脉冲模型两种试验系统，对某限压型防护器件进......
介绍了一种研究器件和电路结构在ESD期间新的特性测试方法——TLP法,该方法不仅可替代HBM测试,还能帮助电路设计师详细地分析器件......
为了研究瞬态电压抑制器(TVS)对快上升沿电磁脉冲的响应,基于传输线脉冲(TLP)测试理论,建立了由高频脉冲发生器、同轴电缆、专用测......
针对金属硅化物亚微米工艺,研究当静电自保护输出驱动中NMOS器件的栅极处于不确定电压时的静电防护能力.在0.35μmCMOS工艺下,设计......
由于射频集成电路（RFIC）所独有的特点，如对噪声系数敏感、要求良好的匹配和合适的增益等等，与普通的模拟/数字集成电路不同，其静电防护（E......
静电放电(ESD)在集成电路产业中造成的电路失效占有相当大的比重。随着电路的集成度增加、栅氧厚度减薄、多电源、混合信号模块在......
