全数字锁相环(ADPLL)相关论文
智能电网电弧检测片上系统(SOC)芯片需要高性能的锁相环为其提供各种频率的时钟.设计了一种面积小、功耗低、输出频率范围大且锁定......
本文提出了一种适用范围广泛的全数字锁相环（ADPLL）实现方法，在锁相环输入频率未知的情况下。实现锁相锁频功能。本文从全数字锁相环......
针对由电力系统工频信号频率波动导致的不能同步采样从而影响电参量测量精度的问题，提出以74HC297为核心设计高精度的全数字锁相环（A......
SDH设备时钟(SEC)是SDH传送设备的关键部件,是SDH设备构建同步网的基础,也是保证SDH设备可靠工作的基本部件;其核心部件由锁相环设......
本文在介绍了经典全数字锁相环(all digital PLL,ADPLL)的基础上,提出了具有捕获锁定未知输入信号频率功能的ADPLL,使用方便,应用......
