锁定时间相关论文
随着信息体量不断增长、全球趋于互联互通,需要通信系统具有更大的容量和更快的传输速度。光纤通信优势明显且应用广泛,是高速信息......
随着北斗三号系统的快速部署，我国的北斗系统已经开始提供全球服务，标志着我国自主导航系统进入大众化应用的时代。高灵敏度、低功耗......
随着片上系统(Soc)的快速发展，系统上的模块电路的数目在逐渐增多，传统的方法是不同的模块电路采用不同的时钟源来控制，但是这种方法......
基于STM32F103CBT65809612的传统锁相环,提出了一种快速锁定的锁相环电路结构,通过各模块电路的优化设计,从而减少锁定时间,实现快......
请下载后查看，本文暂不支持在线获取查看简介。
Please download to view, this article does not support online access to view......
在航天技术和锁相接收机中,为了快速捕捉和提取噪声中的有用信号以及提高信噪比,希望锁相环宽带能在一定范围内根据信号的情况而变......
皮卫星是现代航天技术中的重要研究领域。这种卫星重量轻、研制周期短、机动性强、造价与发射成本低，往往采用一箭多星和子母卫星的......
C波段连续波应答机是浙江大学微小卫星研究中心首次研发的高频段应答机之一,随着深、低空探测技术的不断深入及完善,低频段应答机......
采用0.5 μm CMOS工艺,设计了一种简易锁相式频率合成器.采用“类锁相环”结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低......
对数字有线电视调谐器中带有源滤波器结构的锁相环进行分析,深入研究了锁定时间与环路参数的关系,在推导环路相位误差的基础上,提......
以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL......
对频率合成器的锁定时间进行了理论分析，介绍了几种快速锁定的实现方法，最后设计了一款c波段快速锁定频率合成器。......
目的将曲马多用于剖宫产术后的硬膜外自控镇痛(patient controlled epidural analgesia ,PCEA),观察曲马多的镇痛效果及对产妇的产......
介绍了TDMA接收机锁相本振源优化设计的一种新技术,并对一款超外差接收机的锁相环本振源电路进行了优化设计;给出锁相环环路的计算......
为测量锁相环锁定时间，通过比较各锁相环芯片的接口特点，设计通用的测量系统。该系统包括上位机、下位机软件以及基于AT89C51的控制......
针对数字锁相环中环路的锁定时间和锁定范围这一对相互制约的因素,改进了传统的Hilbert变换鉴相器,融合模糊逻辑的非线性推理和微......
9月的保定是个冬天。这个可以锁定时间和留住青春的地方，有着全球第三大彩色胶卷生产厂商。直到今年9月，一切戛然而止。9月4日晚，乐凯......
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术．采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合......
根据不同锁相环频率综合器架构各自的优缺点，选择了双环路锁相环结构以获得低相位噪声和快速锁定时间。采用0．18μmCMOS工艺设计了一......
提出采用Matlab实现电荷泵锁相环的事件驱动建模与仿真的方法，改变了传统方法按固定步长对时间进行扫描的方式，它只计算特定的时间点......
为缩短无线通信收发系统中锁相环（PLL）的锁定时间,文中研究了锁相环中的鉴频鉴相器（PFD）和电荷泵（CP）电路模块,通过引入全新的动态PFD和......
研究了一种用估计周期值来调整计数器和控制器的改进型数字锁相环的实现方案。介绍了改进型数字锁相环的原理,详细分析各组成部分......
在功放数字预失真系统中,对其上下变频的本振时钟有着很高的要求,为此设计一种新的并结合ADF4157的数字预失真时钟方案。本文介绍......
本文给出了一种工作于微波频段的跳频频率合成器的相位噪声分析方法，对组成锁相环（PLL）的带电荷泵鉴频鉴相器（CP—PFD）、参考晶体震荡器......
用TSMC CMOS0．18μm工艺设计了2．4GHz频率综合器，工作频段2．402～2．480GHz，在2．19～2．76GHz范围内能够自动调回到工作频段，VCO的相位噪声是-125．7......
介绍一种采用FPGA设计实现的ADPLL的结构及特点,并用该锁相环产生SDH设备的外同步时钟。由于该锁相环的负反馈时钟采用了初始受控......
针对由电力系统工频信号频率波动导致的不能同步采样从而影响电参量测量精度的问题，提出以74HC297为核心设计高精度的全数字锁相环（A......
建立了星载测控应答机中嵌套环路的仿真模型,对测控应答机中嵌套锁相环路进行了分析和优化。分析发现，存在一个最佳环路带宽,使接收......
用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环．鉴频鉴相器仅仅由两个异或门组成，它可以同时获得低抖动和快锁定的性能．锁相......
本文对《JJG 292-2009铷原子频率标准》检定规程中开机特性的检定方法进行了深入研究,通过实验验证,提出了铷原子频率标准锁定时开......
在高速串行接口PCIE2.0的设计中，为了保证数据传输的正确性，数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的......
频率源是接收机的重要组成部分,对接收机性能有重要影响。该文介绍了一种C波段捷变频率源的设计,给出了设计原理和仿真,并进行了系......
环路滤波器是全数字锁相环中重要的模块,对环路的许多性能都有着重要的影响.为了加快锁定时间的同时降低带内噪声,本文提出了一种......
主要介绍了美国ADI公司生产的小数分频与快锁芯片ADF4193的工作原理，对于ADF4193的相位噪声和锁定时间等两个重要的PLL指标进行了分......
跳频通信系统中频率合成器的频率转换速率直接影响到系统的抗干扰能力。文章对锁相环频率合成器的锁定时间进行了分析与仿真,介绍......
设计了一种减小PLL锁定时间的新型电荷泵．该电荷泵电路由频率到无死区鉴频鉴相器电路（PFD）、电压转换电路（FVC）、电压到电流转换电路（VCC......
针对鉴频鉴相器（PFD）的盲区现象对锁相环路的锁定速度的影响，设计了一种PFD结构，可以实现锁相环路的快速锁定。该结构在传统PFD的基础......
基于传统电荷泵锁相环（CP-PLL）系统结构设计了一个具有快速锁定特性,环路带宽自适应调节的锁相环。对其中的电荷泵（CP）、低通滤波器（LPF......
用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环.鉴频鉴相器仅仅由两个异或门组成,它可以同时获得低抖动和快锁定的性能.......
锁相式频率合成技术是现代通信电子系统实现高性能指标的关键技术之一。环路滤波器是锁相环的重要组成单元,它在很大程度上决定了P......
在分析Ⅱ型整数分频锁相环稳定性、锁定时间、相位噪声和参考杂散等特性的基础上,推导了锁相环的最优稳定条件,提出了一种基于环路......
针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,......
本文提出了一种新的可快速锁定的电荷泵锁相环(Charge Pump Phase Locked Loop,CPPLL)结构,并进行了电路设计和仿真验证。本文进行......
研究实现了一种P波段载波同步锁相接收机，该接收机可以完成对间断照射雷达信号的快速截获，得到与脉冲雷达信号相参的高稳定低相噪的......
频率合成技术就是利用若干个稳定、准确的频率源通过一系列处理技术产生所需高稳定度和高准确度的参考频率的技术。频率综合器又叫......
