时钟域相关论文
只有最初级的逻辑电路才使用单一的时钟.大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘控......
1简介芯片的设计尺寸和复杂度不断增加,功耗约束越来越苛刻,导致芯片内异步时钟爆炸性增长。由于错误的异步信号传输设计将会导致......
为了解决基于LabVIFW FPGA模块的DMA FIFO深度设定不当带来的数据不连续问题，结合LabVIEW FPGA的编程特点和DMA FIFO的工作原理，提出......
随着系统芯片(SoC)上存储器比重的日趋增加和Memory BIST(memory built-inself-test)的广泛应用,对较低测试功耗的嵌入式Memory BI......
本文介绍了基于IEEEl588V2的精确时钟同步协议（PTP）系统中,为解决内部时间戳跨时钟域处理的实时性及硬件对时戳跨时钟域处理的复杂性......
期刊
提出一种基于VCD波形的FPGA验证平台的设计方案。首先,简要分析使用VCD波形进行验证的特点,介绍了FPGA验证平台和其软件架构;然后,......
文章针对大规模集成电路设计中所遇到的跨时钟域的数据传输这一问题,根据多年工作积累总结的解决方案,并对其中几种常用方法进行了......
将数据从一个时钟域同步至另一个时钟域,常用的两个方法为:1、使用握手(handshake)信号;2、使用FIF0.使用握手方法的缺点是传递及......
数字电路中的时钟管理和设计是一个非常重要和关键的问题，对FPGA内使用的时钟依据频率和来源提出了划分，分别讨论了它们的性质、特点......
在SOC(System On Chip)设计中,随着数字系统复杂性的提高,系统芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下.......
在两个不同时钟域中传送数据时，异步先进先（riro，First In First Out）通常被用来保证数据传送的安全性。将某一个时钟域中的数据安全地......
只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘......
WIA-PA系统级芯片是WIA-PA设备的核心组件,在设备的整体功耗中占有较大的比重.根据WIA-PA设备的应用环境和工作特点,通过对多种低......
ASIC的复杂性不断提高,同时工艺在不断地改进,如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计,并且一次性流片成功,这需......
弹性缓冲器一般是通过断点保存和指针跳跃来完成添加跳跃字符SKP（skip）,针对这种实现方法带来复杂的异步逻辑电路设计并且可能存在的......
1过采样法时钟数据恢复原理目前基于FPGA的全数字CDR（Clock and Data Recovery,时钟数据恢复）多采用数字化过采样法,有同频多相时钟......
为了确保拥有多个异步时钟域的系统级芯片（SoC）能够可靠运行,设计人员必须使这些跨越了多个域的时钟和数据信号保持同步。尽管这并不......
VLBI数字基带转换器（DigitalBasebandConvertor，简称DBBC）又称为CDAS（ChineseVLBIDataAcquisitionSysteml，是上海天文台自主研发的新一......
数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题.本文通过采用异步FIFO的方式给出了这个问题的一种解决方法,......
