有用时钟偏差相关论文
针对超深亚微米集成电路SOC设计中时钟偏差优化设计的难题,提出一种基于粒子群优化（PSO）算法的有用时钟偏差规划方法.在电路中引入有......
本文以YHFT-XX芯片XXX模块的物理设计为研究背景,解决在设计过程中所遇到的时序优化问题。YHFT-XX是一款高性能多核DSP芯片,设计目......
随着半导体工艺技术的进步，超大规模集成电路频率越来越高，时钟信号以及时钟网络分布的重要性更加突出。同步时序电路的性能主要受数......
随着芯片工艺进入深亚微米阶段，工艺和环境参数的变化（PEPV）对器件延迟的影响日益凸显，由此造成的时钟偏差（skew）不确定性已经成为超大规......
随着集成电路设计进入纳米工艺，时序收敛变得越来越难。实践证明，有用时钟偏差技术是一种非常有效的时序优化方法，它能通过调整时钟偏......
