时钟树综合相关论文
采用硅直通孔（Through-Silicon Via,TSV）实现堆叠形式的三维集成电路,被学术界和工业界认为是可能引发半导体技术发展方式变革的技术......
为了降低芯片的功耗,提高芯片的性能和可靠性,在传统数字芯片物理设计流程基础上,提出一种新的低功耗物理设计方法,包括布局(Place......
随着集成电路的工艺特征尺寸进入了深纳米阶段,芯片规模不断增大,后端设计也越来越复杂。逐渐增加的串扰和多模式多端角加大了时序......
随着我国空天技术进入高速发展的关键时刻,对自主设计的高性能抗辐照集成电路的需求愈加迫切。物理设计是集成电路逻辑设计和版图......
随着芯片规模逐渐增大,芯片设计越来越复杂,尤其是采用纳米级工艺技术之后,使得提升电路性能遇到了许多新的挑战。电路的性能离不......
层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.本文针对一......
时钟树的综合是VLSI后端设计中重要的一个环节。由于各种工艺特点不同，具体到时钟树综合时其具体步骤也各有特点。本文对VLSI下......
随着集成电路工艺的高速发展，晶体管的特征尺寸进入纳米时代，芯片的工作频率上升到百兆至千兆赫兹，设计的时序越来越难以满足时序收敛......
布图规划是 ASIC芯片物理设计的第一步，也是芯片设计在物理阶段的重点，它的好坏直接关系到整个芯片的质量。在布图规划阶段，芯片中电......
随着晶体管特征尺寸不断减小,芯片规模和工作频率逐渐提高,时序收敛成为数字集成电路设计中的重点和难点。在数字电路中,时钟信号......
以一款基于HJTC 0.18μm工艺的YAK SOC芯片为例,根据其时钟结构,提出一种能有效减小时钟偏移的方法,该方法通过在门级将时钟根节点......
在复杂的超大规模高速集成电路设计中,时钟树的综合与优化是芯片后端设计优化时序过程中至关重要的一环,其中时钟树的设计是最关键......
同步设计中,由于时钟网络延时决定了芯片的最大工作速度,所以时钟树需要高精度进行布线.一种重要的时钟网络设计是缓冲器插入.在超......
主要介绍了利用Synopsys公司的综合工具Design Compiler（DC）、Milkyway库制作工具Milkyway、静态时序分析（STA）工具primetime（PT）、自动......
介绍利用synopsys公司建库工具Milkyway，制作IP模块Milkyway库的方法和流程，以及采用ASIC设计领域流行的后端布局布线工具Astro，进行......
以基于Synopsys公司设计流程完成的SMIC 0．18um 1p6m工艺的DVBC解调芯片BTV2040S03为例，介绍一种以降低时钟树功耗为主要目的．以反相......
时钟树综合是当今集成电路设计中的重要环节,因此在FFT处理器芯片的版图设计过程中,为了达到良好的布局效果,采用时序驱动布局,同......
提出了一种利用有用时序偏差来提高电路性能的方法，利用时钟偏差规划算法在时钟树综合之前对时序偏差重新调整规划，以提高电路的性能......
在数模混合集成电路中,时钟信号是数据传输的基准,它对芯片能否正常工作起决定性的作用。由于数模混合集成电路的特殊性,在对时钟......
层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.文中针对一......
以一款基于TSMC 16nm FinFET工艺的HPC(High Performance Computing)芯片中DDR4PHY模块为研究对象,提出了其物理设计及优化方案,完......
时钟树综合是芯片后端设计至关重要的一环,时钟偏差成为限制系统时钟频率的主要因素.本文以一款TSMC 0.25 μm工艺的RISC微处理器......
研究了门控时钟技术在130 nm工艺、基于高阈值标准单元库下的低功耗物理实现方法。详细阐述了多级门控时钟技术的作用机制和参数的......
目前的ASIC设计中，时钟偏移成为限制系统时钟频率的主要因素，时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移。但是，有时这......
集成电路处于太空环境下，可能会受到单粒子效应的影响。针对单粒子翻转的影响提出了一种三模时空冗余架构的设计和实现方法，通过了功......
随着芯片设计向更高的频率发展，传统的时钟树综合策略是尽量减小时钟偏移，但是这样的时钟树综合策略已经逐渐不能满足时序收敛的需要......
在传统的Planar DME拓扑划分算法的基础上,提出一种将欧几里德平面上的拓扑连接线转换成曼哈顿平面上的切割线并建立虚拟通道的算......
在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗......
本文介绍一种降低时钟网络功耗的方法。该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时......
针对自动时钟树综合和时钟网格+局部树这两种设计方法的优缺点,提出了一种结合两钟方式的改进的时钟设计方案—时钟网格+局部树自......
时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的.针对设计中存在的分频时钟,在时钟树综合时,将......
设计数字集成电路时,关键是要满足时序的约束。时钟树综合是芯片设计后端优化时序过程中至关重要的一环,尤其是在复杂的超大规模高......
当今SoC集成电路芯片设计中，时钟数目从几十个上升到几百个，而且关系非常复杂。工程师难以分析这复杂的时钟结构，人工给出的时钟约束......
本文以sha256算法模块的数字后端物理设计为例,提出了将多时钟源分割技术应用在传统时钟树综合中的方法.应用该方法后,利用有效时......
针对超高频射频识别(UHF RFID)标签低功耗、低成本的要求,本文基于EPC Class-1 Generation-2/ISO18000-6C协议,提出一种采用多电源......
随着集成电路产业的高速发展以及集成电路工艺节点的不断减小,数字集成电路的规模日益增大,同时使得时序要求越来越严格。这就造成......
时钟信号通常是芯片中翻转频率最高、互连线最长、负载最大的信号,并且是电路正常工作的基准。时钟信号必须保证芯片处于最差环境......
纵观图形处理器(GPU)的发展历史,随着电子工艺的不断发展,GPU的性能与可靠性得到了较大幅度的提升,电路的主频与电路规模朝着更高......
为了减少时钟偏差规划所需的时间,提出一种准线性时间复杂度的时钟偏差规划方法.该方法以整数来描述延迟大小的时钟偏差规划算法,......
随着集成电路技术水平的快速发展,数字电路规模和设计复杂度的急剧增加,给芯片数字后端物理设计时序与可制造性带来了新的挑战。一......
针对芯片级（TOP level）后端设计面积大、绕线资源少、时钟绕线长、时钟网络噪声大等特点,提出了一种针对芯片级设计中模块与触发器共......
为了在基于TSV的3D-IC中实现成本效率高的时钟树布线,介绍一个3D时钟树综合算法.对于一个给定抽象时钟树的拓扑结构,给出了一个3D......
在深亚微米超大规模集成电路的物理设计中,为达到时序收敛经常遇到复杂路径延时的准确控制问题,提出了一种新的准确控制复杂路径延......
提出了一种实用的设计流程，即在Cadencd公司的Encounter环境中去实现对网格＋本地树（MLT）时钟结构的综合与分析方法。对一个实际工业设......
随着工艺的不断发展,芯片集成规模增大,工作频率不断增加,给传统的IC设计带来巨大的挑战。基于UMC 28 nm工艺,采用Innovus工具布局......
从环境设置、约束检查、时钟规划、逻辑综合、布局优化及插入DFT、时钟树综合、CTS后优化、布线及优化、物理验证、参数提取、静态......
回 回 产卜爹仇贱回——回 日E回。”。回祖 一回“。回干 肉果幻中 N_。NH lP7-ewwe--一”＄ MN。W;- __._——————》 砧叫]们......
回 回 产卜爹仇贱回——回 日E回。”。回祖 一回“。回干 肉果幻中 N_。NH lP7-ewwe--一”＄ MN。W;- __._——————》 砧叫]们......
随着工艺节点不断演进,越来越多的功能模块被集成到更小的芯片尺寸中。然而,考虑到多工艺角下的工艺偏差等效应,传统的时钟树综合......
