随着半导体工艺和集成电路设计的发展，电路复杂度不断提高，芯片测试面临着巨大的挑战。对于SoC(System-On-a-Chip)来说，测试数据量越来越大，测试时间越来越长，SoC测试成本已经占据整个费用的一半甚至更高。测试数据压缩不仅能够有效地减少测试数据量，而且能够降低对测试数据存储容量以及测试设备传输通道的需求。因此，测试数据压缩已经成为测试领域的一个重要组成部分，也得到了越来越广泛的关注和研究。本文的主要工作如下： 第一，对基于编码的测试激励压缩算法，主要是基于游程的编码算法和基于统计的编码算法做了较为系统的总结，比较各自的优缺点，并进行了理论分析。 第二，提出了PTIDR-VT编码，该编码是一种变长.变长前缀编码，理论分析和实验结果表明，在测试集中0的概率p满足p≥0.7610时，能取得比FDR编码和Variable-Tail编码更高的压缩率。该编码方法的解码器较FDR编码的解码器简单、节省硬件开销；与Variable-Tail编码解码器比较，在测试集中最大游程位数大于或等于10时，同样可以降低解码器面积。 第三，提出了MVT编码，该编码是一种变长.变长前缀编码，理论分析和实验结果表明，在测试集中0的概率p满足p≥0.8565时，能取得比FDR编码更高的压缩率，而在测试集中0的概率p满足p≥0.8794.时能取得比HybridRun-length编码更高的压缩率。 第四，提出了VCBoD编码，该编码是一种变长-变长前缀编码，与变游程编码相比，该编码的压缩率能提高1％～4％，从而进一步减小测试数据量。