与以前的H.264/AVC数字视频编码标准相比,高效率视频编码(H.265/HEVC)具有优越的视频压缩率。同时,超高清(UHD)视频应用在显示技术的发展下正在被应用到各项产品中。UHD视频编码的大搜索范围特性对HEVC中计算量最大的运动估计部分的设计和实现提出了巨大的挑战。在本课题中,首先提出了针对UHD应用的硬件友好的两层HEVC运动估计算法,设计了一种结合了全搜索、降采样搜索、六边形快速搜索的混合搜索算法。通过将提出的算法集成到HEVC软件模型(HM)中,利用UHD视频序列进行编码仿真测试,结果表明,该算法与全搜索算法相比,减少了96.5%的计算量,而图像BD-rate只有0.61%的损失。与之前的算法相比,计算量减少百分比提高了6%,同时图像质量损失降低了1.5%。基于之前提出的算法,本课题完成了高性能运动估计电路架构设计和VLSI实现。根据混合搜索策略的特性,通过划分搜索子区间,电路架构实现了像素数据的多次复用,提高了电路的利用率。电路架构使用SMIC 65nm工艺实现的VLSI结果表明,当该电路的工作频率在320MHz时,就能够完成UHD@60fps视频序列的实时编码,电路逻辑消耗为1083K门,计算逻辑利用率为0.86,电路处理能力与之前的电路实现先比有所提高。最后,本课题针对运动估计电路计算电路互联复杂的特性,对该电路完成了两层的3D VLSI实现,结果表明,两层3D电路实现可以减小12%平均互连线长度和47%平面占用面积。