FeRAM铁电存储器是一种高性能的存储器,它有着RAM快速读写的特性和ROM的非易失的特性,具有低功耗,操作速度快、抗辐射性能强的特点。如今在汽车电子的领域有较大的应用。而AHB(Advanced High Performance Bus)总线是一种高性能的总线,它也是如今SOC片上系统常用的总线。它有着开放性的总线标准,能够将不同种类的IP,不同性能的处理器连接在一起实现它们之间的通信从而实现系统的功能。正因为这个原因,它得到了包括ARM和Xilinx等公司的大力的推广。本论文设计了一款连接FeRAM铁电存储器和AHB总线的可配置的接口,它支持各种型号的FeRAM芯片的连接,通过调节内部的功能配置寄存器从而满足不同型号的FeRAM的时序要求。并基于UVM验证方法学搭建了验证仿真平台,测试了不同的测试用例并且实现了覆盖率的收集。本文从AHB总线、FeRAM存储器的研究背景和研究意义入手,分析了它们的各种特性,然后进一步延伸到了它们在国内外的研究现状。随后讲解了UVM验证方法学的基础,其中涉及到使用的System Verilog语言的发展历史和语言特性、UVM验证平台的结构、UVM的phase机制、UVM的objection机制、UVM的sequence机制、UVM的通信机制。这些都是关于验证平台的建立和运行的重要保障。接口设计部分主要介绍了整个面向SOC的铁电存储器接口的功能、寄存器各种模式的配置、各种时间参数的配置。随后详细地讲述了各个小模块的设计特点、功能特性。在设计的最后则是介绍了与一款叫做FM28V100的铁电存储器芯片的连接时的具体的参数的配置情况。通过对功能寄存器的正确配置使得设计能够完美的契合这一款铁电存储器。验证部分介绍了整个基于UVM的验证平台。从验证计划到验证的整个平台的搭建,其中包括了接口interface、驱动driver、监视器monitor等一些重要组件的详细介绍,对整个平台的序列sequence的产生,运作也做了详细的说明。介绍完这些过后就是对断言和功能覆盖率的设定和采集的详细解读。文章最后是对仿真结果的描述。选取了寄存器测试、数据传输测试、异常测试这三个典型的测试为代表,展示了它们的仿真结果,对应的时序图,从而验证了设计的正确性。在文章的末尾则是对覆盖率的分析,主要分为代码覆盖率、功能覆盖率和断言覆盖率。分析这些覆盖率的覆盖情况,对没有覆盖到的地方做出合理的解释说明。