随着数据采集系统的广泛应用，国内与国外的技术水平仍存在一定的差距，研发一款具有自主知识产权的高速数据采集系统显得越来越迫切，本论文课题背景是研究一款6GSPS采样率、1GHz带宽的高速数据采集卡，本论文主要研究的内容是基于PCIe总线技术的高速AD采集卡的数据存储与控制。在硬件设计中，为了提高系统的采样速率，采用两片ADC芯片时间并行交替采样的方法。在可编程逻辑设计中，FPGA作为设计的主控模块，采用模块化的设计思路使用VHDL语言实现对FPGA的控制，逻辑设计部分主要包括：基于SPI的串行通信设计实现时钟芯片以及ADC芯片内部寄存器的配置；使用FPGA内部资源MIG控制核实现DDR2SDRAM高速数据的存取和读写控制；数据采集卡与上位机的通信采用PCIe总线接口，使用可编程逻辑的器件Virtex5芯片生成PCIe端点IP核的方法实现，从而大大缩短了开发周期，简化了设计流程；设计基于DMA方式的PCIe总线传输，数据传输过程中，不需要占用CPU资源却可以实现更高的实际传输速率。本设计和PCIe总线驱动相结合，成功实现了上位机通过PCIe总线对数据采集卡各芯片的配置，也实现了数据采集卡向上位机传输AD采样数据并存储的功能，结合仿真软件Modelsim和检测FPGA内部信号的ChipScope软件对系统功能进行调试和验证，从而证实了该方案的可行性。