自启动预载接口芯片内部集成UART串行通信接口和外围存储芯片访问控制逻辑,用作上电后对外部SRAM芯片的预加载,以及支持计算机通过串口对外部FLASH芯片编程。根据系统规格要求,按照ASIC标准设计流程,在较短的设计周期内完成了自启动预载接口芯片的设计。芯片已在华虹NEC 0.35um 1P3M 3V工艺下流片,目前处于COB封装后的测试阶段。基于标准单元的ASIC实现自启动预载接口设计,相比较采用FPGA实现,具有体积小,功耗低,成本低等优势。本文以数字ASIC设计流程为主线,结合自启动预载接口芯片的设计,主要讨论了(1)面向综合的模块划分和RTL编码;(2)逻辑综合流程;(3)物理设计的流程和关键技术;(4)根据设计规格,基于过程调用和断言搭建了动态仿真平台,完成功能仿真和后仿真;(5)静态时序分析的理论和流程以及形式验证。自启动预载接口芯片以控制为主,时钟关系复杂。时序设计是整个设计的重点和难点。最后本文还讨论了芯片COB封装后的测试。首次采用软硬件协同验证平台对芯片方便有效地进行了基本的功能测试。软硬件协同验证平台原本是用于FPGA原型验证,而这里将软硬件协同验证平台应用于芯片测试,为芯片测试工作提供了一种可借鉴的方法。此外还使用FPGA测试板对芯片做进一步测试。从目前测试结果来看,芯片基本功能正确。