扩频技术较常规通信技术有低截获率,抗干扰,信息隐蔽以及多址通信等优点,目前已广泛用于军事和移动通信。在扩频通信中最常见最易实现的系统是直接序列扩频系统(DSSS,Direct Sequence Spread Spectrum system),本文所研究的信号同步问题就属于该系统接收端核心技术之一。目前国内外已有的信号同步算法多是针对连续信号或长时突发信号,针对短时突发信号的同步算法不是很多。本文提出的同步算法就是针对DSSS系统中短时突发信号。本论文以科研项目“数字相关器”为依托,通过深入研究目前国内外信号同步算法思想和设计细节,结合软件无线电思想,根据FPGA器件特性,针对产品应用场合,提出了大信噪比未知扩频码和小信噪比已知扩频码这两种DSSS短时突发信号的同步算法。针对大信噪比、未知扩频码的短时突发信号,在对信号特征,合作方提供的软件同步解调算法充分分析的基础上,结合已初具功能的硬件实现,得出了先差分解调盲判决(未知同步信息情况下的判决),再利用脉冲幅度相关、脉冲头相关、单频干扰消除三者相结合的办法获得粗同步,进而通过内插方法获得精同步的信号同步算法。针对低信噪比、大频偏、大动态的短时突发信号,作者分析总结了已有的快速捕获算法和门限设置方法,在基于FFT的匹配滤波捕获算法基础上,提出采用功率谱最大值和次大值之比作为判决门限,以此作为伪码捕获和多普勒频偏捕获的判决依据。上述两种算法均通过了matlab仿真,在用户给定的指标下验证了算法的有效性。其中大信噪比未知扩频码信号的同步算法已经用Verilog HDL语言进行了实现,并通过FPGA平台验证了算法实现的有效性。作者在软硬协同调试中还发现,PCI模块工作异常,容易造成系统死机。通过分析,增加了数据回收缓存模块解决了系统死机问题,为系统长时间连续工作提供了保障。本文即对作者研究生阶段的科研工作做一个总结,同时也总结了设计实现阶段良好的代码风格,并提出了算法有待改进的方面。