时间在物理学以及各个领域的发展中都起着非常关键的作用，时间间隔的测量更是在数字通信、航天航空、计量以及导航定位中有着相当广泛的应用，因此对时间间隔进行测量在各个领域中也是一个非常重要的技术。　　高精度时间测量技术的方法很多，本课题中所使用的方法是基于FPGA的快速进位链的内插技术实现对时间间隔的精密测量，测量出待测量的信号到达不同两个基站之间的时间差距，通过得到的高精度时间差，从而可以得到相应的距离差，用多次测量得到的数据来绘制以这两个不同基站为焦点的一条双曲线，经过这样的方法得到的两条或者多条双曲线的相交处，就是所要寻找的两个基站的具体位置信息，从而达到定位的目的。其中对两个信号之的时间差进行精密测量就是通过时间-数字转换器TDC来实现的。　　本文主要研究了基于FPGA内部快速进位链来对时间间隔进行的测量的实现方法，其中对构成快速进位链的相关逻辑模块进行了研究，并主要围绕进位链形成的方式和规律进行了讨论;在时序仿真时，发现信号在到达进位链的过程中存在一定程度的走线延时，通过ISE中的设计工具Plan Ahead以及FPGA Editor对一些重要的信号传输路径做相关的调整，去除了由于信号传输路径的长度不同而导致时延不一样的结果，从而减小了最后的测量误差。　　论文通过改变待测的时间间隔的大小对设计进行了大量的测试，利用ISE与Modelsim相结合，对设计进行仿真。直到仿真结果能够达到预期的要求之后，生成比特流文件，再将该文件下载到Xilinx公司的Spartan-6开发板中进行板级验证，通过片上逻辑分析仪Chipscope Pro对信号进行实时地分析和观察，通过得到的相关结果再对设计进行不断地修改和完善。最后本时间间隔测量系统能够达到的测量精度是120ps，测量的动态范围可根据所用的寄存器的大小灵活地变动，在本设计中所使用的16位的寄存器，测量的动态范围可达到700ns。　　实验的验证结果表明，通过FPGA内部资源形成的快速进位链来实现对时间间隔的测量有电路设计简洁、分辨率较高、测量范围的灵活性大以及设计成本低等优点。　　随着高科技的快速发展，该设计还能够在一定程度上进行提升和完善。