敌我识别是现代战争中重要的一环，只有识别到敌方，才能有效的攻击敌方。敌我识别装备性能与对抗技术的发展，如今越来越引起各国军方的广泛关注。敌我识别器在信息化战场军事对抗方面扮演着重要的角色，它可以显著地加快作战系统的反应速度，降低误伤概率。我国在对高可靠性、高保密性、低截获概率的新型敌我识别器的研究上还处于落后阶段，只有少数高校在做理论分析和性能仿真，因此研究新型敌我识别器中的关键技术并加以实现具有重要意义。本课题是以项目为依托，负责研究机载敌我识别器，其工作模式为M1/M2/M3/M4/M5。它的敌我识别流程是，当机载雷达发现可疑目标后，会将目标上报至武器任务管理计算机。计算机发起询问命令，当敌我识别器的询问机接收到命令后，会发出一种模式的询问。应答机会根据目标的回答情况来判断到底是敌是友。对于敌我识别器的硬件平台设计，采用AD+FPGA+DSP的硬件架构来实现IFF中的基带信号处理板，这是沿用了二次雷达硬件电路中的经典架构。其中，FPGA主要负责脉冲的前期处理、和外部接口的通信，DSP主要负责应答机信令管理和模式信号的MSK解调、译码。FPGA和DSP之间还需要进行数据和控制字交互，使得整个硬件系统协同、正常地工作。在现代战争中，各国军方都在研究更为先进的敌我识别技术，同时也在研究对敌方敌我识别系统的干扰技术。因此，研究多模式的抗干扰的敌我识别系统有着重要的意义。本文设计分析了敌我识别的原理和敌我识别技术的发展趋势，设计出了一种高性能的机载敌我识别器，并给出了询问和应答过程的板级测试结果，具有很好的参考价值和应用前景。