论文部分内容阅读
【摘 要】近年来，我国集成电路市场呈现持续增长的趋势，并在电源、功率放大、数据转换等方面得到广泛应用，CMOS集成电路的功耗成为我国电子产品性能的重要指标，加强对CMOS集成电路低功耗设计技术的研究显得尤为必要。本文对CMOS集成电路低功耗设计技术进行浅显的探析。
【关键词】CMOS 集成电路 低功耗 设计技术
一、引言
集成电路（integrated circuit）是一种微型电子器件或部件。主要通过一定的工艺，在一块或几块晶体片上，把一个电路中所需要的晶体管、二极管、电阻等元件和布线连在一起，然后封装在一个管壳内，从而形成具有相应功能的微型结构[1]。集成电路性能、面积和功耗问题一直伴随着其整个发展历程。随着移动设备和电池供电设备的大规模推广，功耗问题在CMOS集成电路中越来越突出。近年来，我国集成电路市场呈现持续增长的趋势，并在电源、功率放大、数据转换等方面得到广泛应用，CMOS集成电路的功耗成为我国电子产品性能的重要指标，加强对CMOS集成电路低功耗设计技术的研究显得尤为必要。
二、低功耗设计技术
低功耗技术主要是为了使功率消耗问题得到解决，降低功率消耗，而用新技术代替旧技术来实现功率消耗降低。当前的低功耗设计技术主要由功耗估计（Power Estimation）和功耗优化（power Optimization）两部分组成[2]。功耗估计是功耗优化的基础，而功耗优化必须对电路功耗进行多次优化，方能实现低功耗设计要求。我国关于低功耗设计的研究起步较晚，力量相对比较薄弱，该领域的人才也相对比较少。近年来，由于集成电路市场的发展，低功耗的CMOS集成电路技术得到一定程度的发展。但是，目前我国的集成电路发展主要集中在数字集成电路和集成电路系统领域，加强CMOS集成电路低功耗技术研究就显得尤为重要。集成电路的功耗不仅对电路系统具有较大影响，而且对电路的稳定性和可靠性具有重要影响作用[3]。从目前的低功耗技术应用来看，该技术主要应用在电池供电设备、高性能计算机领域等方面。
三、CMOS集成电路功耗估计和功耗优化
（一） CMOS集成电路功耗估计
功耗估计是在一定方法和工具的帮助下实现对电路功耗的估计。功耗估计主要由平均功耗估计和最大功耗估计两部分组成。平均功耗估计对移动设备电池成本和使用时间产生影响，而最大功耗估计则对电路可靠性、封装成本和电池性能产生影响。功耗估计中主要有两种主要方法，一种是基于模拟的方法，另一种是非模拟的方法[4]。这两种功耗估算都有自身的优势也有自身的局限性。基于模拟的方法，能在大量模拟中，求得具体功耗值，并获得较为精确的平均值，但是在模拟的过程中，需要大量时间才能使估算的精度得到提高。因此，基于模拟的方法如何实现快速模拟，并比较精确地获取估算值，是目前急需解决的问题。而对于非模拟估算方法来说，虽然通过统计、自动测试图样等方法，在估算速度上具有一定优势，但是这种方法在功耗估算速度方面却有待进一步提高。
（二）CMOS集成电路功耗优化
对CMOS集成电路功耗估计是功耗优化的基础，功耗优化是功耗估算的最终目的。就功耗优化技术来说，主要可分为动态功耗优化技术和静态功耗优化技术[5]。首先，动态功耗优化技术。动态功耗主由有电容充放电产生的功能跳变功耗、电路延时产生的竞争冒险功耗、电路瞬间导通产生的短路功耗三部分组成。由于受到硬件设计因素的影响，各层级低功耗设计方法有所区别：1.系统级功耗降低，主要通过功耗管理软件，在系统部分或整个系统处于空闲状态时，通过软件作用使空闲系统或系统部分立即关闭，实现功耗降低；2.行为结构级功耗降低，主要通过指令结构优化和数据结构优化，实现硬件参与指令数量的减少和节点电压跳变次数的减少等，以此来实现功耗降低；3.晶体管级功耗降低，通过对晶体管生产工艺的优化控制来实现功耗的降低；4.通过对算法级、寄存器传输级、逻辑门级功耗的降低，实现电路工作状态发生变化产生功耗的降低。其次，静态功耗优化技术，静态功耗主要受电路结构、输入状态、工艺参数等因素的影响，其优化技术主要有：1.对阀值电压进行调整，实现对漏电功耗的降低；2.通过切断空闲部件的电源实现功耗的降低；3.通过优化输入向量，使与输入相连接的电路处于低漏电状态，从而实现功耗的降低。再次，在对CMOS集成电路设计时，应注意总线和门控时钟的设计，在总线布局上要合理，在门控时钟设计时，使无需工作的器件处于非触发状态，从而降低时钟树功耗。
四、结语
随着集成电路技术的发展，我国的集成电路在性能和系统方面的设计技术取得了卓越的成就，然而在各种便携式电子产品快速发展并广泛应用，电子产品的电路规模不断增大，于是功耗问题变成了集成电路设计者们广泛关注的问题。在对CMOS集成电路低功耗设计技术研究时，要充分做好功耗估计和功耗优化方面的工作，提高功耗估计的速度和精度，加强对CMOS集成电路动态功耗和静态功耗的优化，从而推进CMOS集成电路电路的发展，提高芯片性能，使电子产品芯片工作更加具有稳定性。相信随着CMOS集成电路低功耗设计技术的发展和完善，必能推进我国集成电路领域更快更好地发展。
参考文献：
[1]张海军，杨银堂，朱樟明.一种基于衬底偏置的超低压CMOS运算放大器[J].电路与系统学报，2006，（2）：212-215.
[2]DongwooL.，David B.，DennisS. Gate Oxide Leakage Current Analysis and Reduction for VLSI Cireuits[J].IEEE Transaetions on VLSI System.2011，12（2）：155-166.
[3]朱寧，周润德，羊性滋.CMOS集成电路设计中的功耗优化技术[J].清华大学学报（自然科学版）.2012（05）：775-778.
[4]翟亮，吴宁. 基于门控时钟的片上网络路由单元低功耗设计[J].南京师范大学学报（工程技术版）. 2012（03）：107-108.
[5]高丹，刘海，王昌林，张勇，李东生. CMOS集成电路功耗分析及其优化方法[J].
【关键词】CMOS 集成电路 低功耗 设计技术
一、引言
集成电路（integrated circuit）是一种微型电子器件或部件。主要通过一定的工艺，在一块或几块晶体片上，把一个电路中所需要的晶体管、二极管、电阻等元件和布线连在一起，然后封装在一个管壳内，从而形成具有相应功能的微型结构[1]。集成电路性能、面积和功耗问题一直伴随着其整个发展历程。随着移动设备和电池供电设备的大规模推广，功耗问题在CMOS集成电路中越来越突出。近年来，我国集成电路市场呈现持续增长的趋势，并在电源、功率放大、数据转换等方面得到广泛应用，CMOS集成电路的功耗成为我国电子产品性能的重要指标，加强对CMOS集成电路低功耗设计技术的研究显得尤为必要。
二、低功耗设计技术
低功耗技术主要是为了使功率消耗问题得到解决，降低功率消耗，而用新技术代替旧技术来实现功率消耗降低。当前的低功耗设计技术主要由功耗估计（Power Estimation）和功耗优化（power Optimization）两部分组成[2]。功耗估计是功耗优化的基础，而功耗优化必须对电路功耗进行多次优化，方能实现低功耗设计要求。我国关于低功耗设计的研究起步较晚，力量相对比较薄弱，该领域的人才也相对比较少。近年来，由于集成电路市场的发展，低功耗的CMOS集成电路技术得到一定程度的发展。但是，目前我国的集成电路发展主要集中在数字集成电路和集成电路系统领域，加强CMOS集成电路低功耗技术研究就显得尤为重要。集成电路的功耗不仅对电路系统具有较大影响，而且对电路的稳定性和可靠性具有重要影响作用[3]。从目前的低功耗技术应用来看，该技术主要应用在电池供电设备、高性能计算机领域等方面。
三、CMOS集成电路功耗估计和功耗优化
（一） CMOS集成电路功耗估计
功耗估计是在一定方法和工具的帮助下实现对电路功耗的估计。功耗估计主要由平均功耗估计和最大功耗估计两部分组成。平均功耗估计对移动设备电池成本和使用时间产生影响，而最大功耗估计则对电路可靠性、封装成本和电池性能产生影响。功耗估计中主要有两种主要方法，一种是基于模拟的方法，另一种是非模拟的方法[4]。这两种功耗估算都有自身的优势也有自身的局限性。基于模拟的方法，能在大量模拟中，求得具体功耗值，并获得较为精确的平均值，但是在模拟的过程中，需要大量时间才能使估算的精度得到提高。因此，基于模拟的方法如何实现快速模拟，并比较精确地获取估算值，是目前急需解决的问题。而对于非模拟估算方法来说，虽然通过统计、自动测试图样等方法，在估算速度上具有一定优势，但是这种方法在功耗估算速度方面却有待进一步提高。
（二）CMOS集成电路功耗优化
对CMOS集成电路功耗估计是功耗优化的基础，功耗优化是功耗估算的最终目的。就功耗优化技术来说，主要可分为动态功耗优化技术和静态功耗优化技术[5]。首先，动态功耗优化技术。动态功耗主由有电容充放电产生的功能跳变功耗、电路延时产生的竞争冒险功耗、电路瞬间导通产生的短路功耗三部分组成。由于受到硬件设计因素的影响，各层级低功耗设计方法有所区别：1.系统级功耗降低，主要通过功耗管理软件，在系统部分或整个系统处于空闲状态时，通过软件作用使空闲系统或系统部分立即关闭，实现功耗降低；2.行为结构级功耗降低，主要通过指令结构优化和数据结构优化，实现硬件参与指令数量的减少和节点电压跳变次数的减少等，以此来实现功耗降低；3.晶体管级功耗降低，通过对晶体管生产工艺的优化控制来实现功耗的降低；4.通过对算法级、寄存器传输级、逻辑门级功耗的降低，实现电路工作状态发生变化产生功耗的降低。其次，静态功耗优化技术，静态功耗主要受电路结构、输入状态、工艺参数等因素的影响，其优化技术主要有：1.对阀值电压进行调整，实现对漏电功耗的降低；2.通过切断空闲部件的电源实现功耗的降低；3.通过优化输入向量，使与输入相连接的电路处于低漏电状态，从而实现功耗的降低。再次，在对CMOS集成电路设计时，应注意总线和门控时钟的设计，在总线布局上要合理，在门控时钟设计时，使无需工作的器件处于非触发状态，从而降低时钟树功耗。
四、结语
随着集成电路技术的发展，我国的集成电路在性能和系统方面的设计技术取得了卓越的成就，然而在各种便携式电子产品快速发展并广泛应用，电子产品的电路规模不断增大，于是功耗问题变成了集成电路设计者们广泛关注的问题。在对CMOS集成电路低功耗设计技术研究时，要充分做好功耗估计和功耗优化方面的工作，提高功耗估计的速度和精度，加强对CMOS集成电路动态功耗和静态功耗的优化，从而推进CMOS集成电路电路的发展，提高芯片性能，使电子产品芯片工作更加具有稳定性。相信随着CMOS集成电路低功耗设计技术的发展和完善，必能推进我国集成电路领域更快更好地发展。
参考文献：
[1]张海军，杨银堂，朱樟明.一种基于衬底偏置的超低压CMOS运算放大器[J].电路与系统学报，2006，（2）：212-215.
[2]DongwooL.，David B.，DennisS. Gate Oxide Leakage Current Analysis and Reduction for VLSI Cireuits[J].IEEE Transaetions on VLSI System.2011，12（2）：155-166.
[3]朱寧，周润德，羊性滋.CMOS集成电路设计中的功耗优化技术[J].清华大学学报（自然科学版）.2012（05）：775-778.
[4]翟亮，吴宁. 基于门控时钟的片上网络路由单元低功耗设计[J].南京师范大学学报（工程技术版）. 2012（03）：107-108.
[5]高丹，刘海，王昌林，张勇，李东生. CMOS集成电路功耗分析及其优化方法[J].