SRAM单元相关论文
基于存储设备在极低温环境及辐照环境下的应用,论文采用TCAD软件仿真与试验相结合的方式,研究MOS器件电特性在极低温环境下发生变......
...
ESP-CV是Synopsys 开发的一种基于符号模拟技术的形式验证工具,可在定制电路和它的行为级描述之间进行等价性检验,并提供多项验证覆......
SRAM作为巨规模集成电路以及微处理器中的高速缓冲存储器,占据了大量芯片面积,一般采用最小线宽以限制其面积.选择它来研究特征尺......
随着工艺特征尺寸的下降,工艺的随机偏差也越来越大,包含沟道长度、沟道宽度、栅氧厚度和阈值电压等.SRAM单元通常采用最小尺寸......
随着纳米级工艺下特征尺寸的下降,SoC芯片的性能和集成度持续上升,片上工艺随机偏差也越来越大,涉及晶体管沟道长度、沟道宽度......
集成电路制造工艺缩减到40nm以下之后,静态功耗问题已经极大地影响了集成电路的设计思想。本文详细论述了MOS管中的泄漏电流产......
集成电路工艺尺寸减小至纳米级时,尺寸效应的出现会导致SRAM读写可靠性下降.针对传统六管SRAM单元,采用蝶形曲线法对尺寸效应进行......
阐述如何对FLEX 10K器件进行构造,具体介绍了三种方式:采用构造专用串行EPROM的主动串行构造方式;采用微处理器的被动串行构造方式和......
In advanced technologies, single event upset reversal(SEUR) due to charge sharing can make the upset state of SRAM cells......
随着工艺尺寸及处理器频率的提高,Cache的功耗已经成为处理器功耗的重要来源,数据Cache的亚阈值漏电流功耗在总功耗中的比重也在上升......
在日本京都召开的2005年VLSI研讨台上.Crolles2联盟宣读了一篇有关在正常制造条件下采用标准GMOS体效应技术和45nm设计规则制造面积......
据市场调研公司Semico Research最近发表的研究报告,Pseudo SRAM(PSRAM)的市场不断扩大。PSRAM的DRAM单元含有一个晶体管,而典型的SRAM......
东芝、IBM和AMD日前宣布,三方采用FinFET共同开发了一种静态随机存储器(SRAM)单元,其面积仅为0.128平方微米,是世界上最小的实用SRAM单元......
瑞萨科技公司日前通过开发新型存储单元,并将SRAM单元与DRAM电容器技术相结合,开发出了一个实际上没有软错误的SRAM,称作“superSRAM......
Crolles2联盟日前发表了一篇有关在正常制造条件下采用标准CMOS体效应技术和45纳米设计规则,制造面积小于0.25平方微米的六晶体管SRA......
提出一种9管单端SRAM单元结构,该种SRAM单元采用读写分离方式,具有较高的保持稳定性和读稳定性。该单元采用新的写操作方式,使由其......
引言目前,对于存储单元SRAM的研究都是基于硬件电路来完成,而且这些方法都是运用在生产过程中,但是生产过程并不能完全杜绝SRAM的硬件......
美国莫托洛拉公司制作了高性能CMOSSRAMc其晶体管长度为O.15mp,采用最佳接触和铜布线技术。用铜布线替代铝布线可大幅度提高加工速度......
为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能,本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中......
Crolles2联盟日前宣读一篇有关在正常制造条件下来用标准CMOS体效应技术和45纳米设计规则制造面积小于0.25平方微米的六晶体管SRAM......
IBM联合联盟厂商AMD、意法半导体、Freescale、东芝以及CNSE发布首款22纳米技术工艺生产的SRAM芯片,SRAM存储单元由传统的6个晶体管......
作为微电子工业中发展最迅速的一个领域 ,现场可编程门阵列 (FPGA)的内部结构设计越来越受到业内人士的关注。为此针对目前普遍采......
集成电路工艺已经发展到纳米量级。在纳米级工艺下,芯片集成度不断提高,电压不断降低,软错误问题已经开始对地面的集成电路产生影响。......
随着集成电路工艺的发展,传统平面CMOS器件随着尺寸的缩小,短沟道效应、源漏电荷共享和亚阈值特性衰退等等对器件的电学特性影响越......
随着集成电路制造工艺的发展,器件特征尺寸不断减小,器件间距也随之减小。当辐射环境中的高能粒子轰击半导体器件灵敏区域时,会在......