本文在概述目前常用的测频方法的基础上，通过解析几种传统测频方法的原理及其优缺点及不同测频方法的误差、精度，然后在等精度测频法的基础上寻求提高测量精度的方法。在对频率测量提高精度的研究过程中提出了一种新的改进方法--全同步测频，其闸门信号不仅与被测信号同步，同时也与标准时钟同步，由此消除了计数误差。文中，详细论述了全同步测频的工作原理、误差分析及实现方案，并给出了原理图。本文设计的频率计在FPGA上进行设计实现。根据测频原理框图给出了总体设计方案，然后将频率计的核心即测频部分按照实现功能的不同划分为多个模块，并给出了每一个模块的详细设计方法。在Quartus II软件环境中，基于Verilog HDL语言的环境下完成设计、编译、调试、仿真和下载。采用Verilog HDL语言编程、以FPGA为硬件设计载体具有重要的理论意义和实际应用价值。