跳频通信具有较好的抗干扰性能,能够保证通信在较多干扰下依然能够可靠的进行,它不仅在军事通信中得到了应用,而且在民用移动通信中也有着一席之地；同步是跳频系统的关键技术,其性能的好坏直接影响跳频系统性能的优劣；所以设计一个基于FPGA的跳频通信系统具有较好的实际应用价值。本文在深入学习跳频通信基础理论和跳频同步技术的基础上,设计了基于FPGA的跳频通信系统。首先依据设计要求进行了系统的总体方案设计,该设计方案主要包括跳频发送、跳频接收和跳频同步三大子系统。然后采用模块化设计的方法,使用Verilog语言进行了各功能模块的设计。在跳频发送子系统的设计中,重点设计了基于m序列的DDS跳频器；采用慢跳频方式实现了跳频载波的BPSK调制。在跳频接收子系统的设计中,采用了外差接收方式,用高中频本地跳频载波与已调跳频载波信号进行了混频、中频滤波,实现了解跳；解跳后的信号经中频解调模块和码元判决模块后恢复了信源码。在此基础上,重点设计了跳频同步子系统,采用等待自同步法设计了跳频捕捉模块；采用延迟锁相环原理设计了跳频跟踪模块,具体包括超前子模块、滞后子模块、数控振荡器子模块,通过相关运算获得控制电压从而完成了跳频信号的同步跟踪。在完成整个系统设计后采用Modelsim6.5a专业仿真工具进行了单个模块仿真与系统综合仿真,在仿真成功的基础之上,采用spartan3E硬件开发平台对设计系统进行了下载测试,并对仿真和测试结果进行了分析。仿真与测试结果表明：本设计系统能够正确实现基于DDS的跳频器,并以慢跳频方式实现了跳频载波的BPSK调制；基于等待自同步的捕捉电路能够正确实现跳频图案的捕捉；基于延迟锁相环的跳频跟踪电路能够实现跳频信号的同步跟踪；外差跳频接收系统可以正确实现解跳、解调和码元判决,正确恢复信源码。