集成电路测试是保证集成电路高质量的一种有效途径,也是目前集成电路开发与设计的过程中不可或缺的一个环节。随着集成电路的迅速发展,集成电路芯片的集成度和复杂度越来越高,芯片测试的测试数据迅速增长,测试变得越来越困难,测试成本也越来越高。测试数据的增长使得在测试过程中对自动测试仪容量和带宽的要求越来越高,也增加了测试应用时间和测试功耗。因此,如何降低测试成本成为了集成电路测试中的重要研究热点。本文主要从减少测试应用时间的角度来降低测试成本。论文的主要工作如以下两点:(1)提出了一种基于分组谱变换的伪随机测试产生方法。本方法首先将原测试集中的测试向量按照海明距离较小的测试向量为一组的规则分成若干组,每组小测试集进行谱变换提取一个主分量,最后用LFSR产生加权伪随机序列,与主分量异或得到伪随机测试向量集。在ISCAS’85基准电路和ISCAS’89基准电路上的实验表明,该方法产生的伪随机测试向量的效率比准完全最大距离伪随机测试方法和不分组的谱变换的方法要高。在达到相同故障覆盖率的前提下,本方法的测试应用时间比准最大距离伪随机测试方法平均减少32.65%,比不分组的谱变换方法测试应用时间平均减少20.29%。(2)提出了一种部分谱变换的受控伪随机测试产生方法。本方法首先将原测试集的向量切成小段,对小段进行谱变换取得主分量值,对于与原测试集中相容的小段直接保存主分量,不相容的小段使用LFSR产生的伪随机序列与相邻段的主分量异或,拼接起来的主分量作为测试向量。然后对测试集分块,分成有效块和无效块,添加控制信息剔除无效块。在ISCAS’85基准电路以及ISCAS ’89基准电路的实验表明,该方法对比受控LFSR伪随机测试方法的测试应用时间平均减少了 54.23%,比准最大距离伪随机测试方法平均减少38.8%。