众核技术已成为当前处理器体系结构发展的必然趋势，如何对众核处理器设计进行有效而充分的验证，成为众核处理器芯片能否流片成功的关键因素之一。根据有关的研究数据，目前多数的IC设计项目中，功能验证工作占据了整个设计流程约60％-80%左右的时间，也一直以来都是设计中最困难和最有挑战性的课题之一。目前工业界采用基于仿真的验证作为主要的验证方式，如何快速而有效地实现功能验证平台完成功能验证成为当今IC设计验证领域的重要研究方向之一。　　 本文在介绍微处理器功能验证的一般理论和方法的基础上，重点讲述了Godson-T众核处理器的功能验证环境的整体设计，并详细介绍了以覆盖率为导向的验证策略，以及验证的后期阶段所引入的时序验证策略和功耗评估策略，为Godson-T众核处理器最终的流片提供完备的验证方案。　　 主要的创新性工作有：　　 1．设计并实现了众核处理器功能验证平台，采用被动式验证思想和软硬件协同验证的策略，达到了单条指令对比验证的效果。　　 2．提出并实现了RTL和网表混合仿真验证的策略，利用众核处理器同构特征，加速了网表级的功能验证。　　 3．使用存储程序检查点技术，使得在超大规模程序验证出错时可以从检查点处直接进行debug，省去不必要的重复运行时间，提高整体验证效率。　　 4．针对更大规模Godson-TII的高通量众核处理器设计，优化和改进了功能验证平台，使其具有移植性和扩展性。