论文部分内容阅读
碳化硅垂直双扩散金属-氧化物-半导体场效应晶体管(Silicon Carbide Vertical Double-diffusion Metal-Oxide-Semiconductor Field-Effect Transistor,SiC VDMOSFET,简写为SiC VDMOS)是以宽禁带半导体材料碳化硅制造的新一代功率器件。碳化硅的大禁带宽度、高临界击穿电场、高热导率和高电子饱和漂移速度使其在大功率、高温、高频的电力电子领域有非常广阔的应用前景。目前国外已有成熟的商业化SiC功率器件,然而国内该领域还处于初级研发阶段。本文立足国内科研单位实际条件,研究高压4H-SiC VDMOS器件的静态特性,优化器件结构,研究关键工艺,以期为国内研究提供参考。本文通过计算机数值仿真,研究高压4H-SiC VDMOS元胞结构参数对导通特性和阻断特性的影响,如JFET区宽度、沟道长度、栅氧化层厚度和Pbase区掺杂分布。优化元胞结构后,进行了场限环(Field Limiting Ring,FLR)和结终端扩展(Junction Termination Extension,JTE)结终端结构研究。首先在传统场限环结构基础上提出了一种缓变环间距的场限环(Linearly Graded Field Limiting Ring,LG-FLR)终端结构,通过缓变增大的环间距调制终端有效横向掺杂浓度,实现了电场的平滑分布和电势的均匀降落,获得了89%的终端效率,减小了终端面积。其次研究了能够增大工艺容差的刻蚀型JTE结终端结构。由于和Pbase区同时注入形成的高掺杂剂量JTE会导致器件的提前击穿,因此采用刻蚀的方式降低其有效剂量,实现了高于FLR的终端效率。针对高压4H-SiC VDMOS器件制造工艺的特点,本文重点研究了高温离子注入工艺和沟道自对准工艺。二次离子质谱测试结果表明,借助SRIM/TRIM仿真软件设计的离子注入能量和剂量得到了预期的Pbase区、N+源区和P+区掺杂浓度分布。另外,为实现无光刻误差的亚微米沟道,本文研究了一种沟道自对准工艺。该工艺避免了热氧化过程,通过刻蚀淀积SiO2形成侧墙,自对准地形成沟道。最后根据高压4H-SiC VDMOS器件设计优化结构,绘制了器件版图,进行了流片实验和测试分析。