论文部分内容阅读
目前FinFET已成为当前集成电路的主流器件,其立体鳍状结构使栅极大面积覆盖了沟道,有效增加了栅极对器件的控制。该结构能改善器件亚阈值摆幅,降低泄漏电流并提升导通电流,3D结构FinFET在性能上远优于平面CMOS。但同时,集成电路的发展遵循着摩尔定律,器件尺寸不断缩减。当前最先进的工艺尺寸已达到7nm,FinFET器件在低功耗电路设计中的应用也受到不少限制。例如,FinFET器件存在60mV/dec的亚阈值摆幅极限,使得此类器件不再适合低供电电压的低功耗电路设计。因此,我们需要新型器件来满足此类电路设计需求。隧穿场效应晶体管TFET(Tunneling field effect transistor)的电流传输机制是带间隧穿,能够将亚阈值斜率降低至60mV/dec以下,且具有较大的开关电流比,适合低功耗集成电路设计。该器件优势非常明显,但也存在许多问题。因此,本文希望设计出一种独立栅TFET器件,能提升器件的导通电流,灵活运用于电路设计并增加电路集成密度。本文提出了一种独立栅高低阈值TFET器件,并使用TCAD进行了仿真验证。文章首先对TFET和FinFET进行比较分析,并从TFET结构和材料两方面提升器件性能进行了研究。最后,对独立栅器件进行了针对性的优化,使其具有更好的性能。本学位论文包括以下四个方面的研究内容:1.阐述了当前FinFET所遇到的问题,并将TFET和当前主流器件进行分析比较。分析了TFET作为新型器件的优势及不足。2.总结目前TFET器件设计中所面临的主要问题。查阅国内外文献,归纳并总结了解决器件主要问题的优化设计方法。3.对TFET进行了结构优化。使用TCAD器件仿真软件对单栅和双栅结构,栅极覆盖结构等结构优化方法进行仿真验证,并分析其器件性能。4.对TFET进行了结构优化。由于结构设计对器件性能的提升仍然有限,配合合适的材料优化能更有效提升电气性能。使用TCAD对硅锗和III-V族材料的同质结异质结器件进行仿真验证,并分析其器件性能。5.进行了独立栅高低阈值TFET器件的优化。由于独立双栅器件在不同栅极输入时需表达出“与”“或”开关逻辑,本文针对性的对该器件进行了再优化。使用TCAD仿真软件对所设计的独立栅高低阈值器件进行了性能分析,并对其开关逻辑进行验证。TCAD仿真结果表明,独立栅高低阈值TFET器件符合开关逻辑设计预期,即:所提出的独立栅低阈值TFET器件能表达出或逻辑,相当于两个分立器件并联;独立栅高阈值TFET器件能表达出与逻辑,相当于两个分立器件串联。此外,仿真结果也表明,相比硅基TFET,独立栅高低阈值TFET器件具有更高的导通电流和更低的亚阈值斜率,符合低功耗集成电路设计要求。