微处理器体系结构正在从多核走向众核。随着片上集成IP(Intellectual Property)核数目的不断增加，功耗、带宽、扩展性等问题日益凸显，片上互连(On-chipInterconnection)开始成为制约芯片性能进一步提升的瓶颈。近年来，片上互连正在发生深刻的变化。在资源管理组织上，片上网络(Network-on-Chip，NoC)以其高度可扩展性开始逐渐取代以总线和交叉开关为代表的传统片上互连方式。从互连媒介上，光互连（Optical）技术的高带宽和低功耗的优势受到了人们的广泛关注。本文对mesh结构的光电(opto-electrical)混合的片上网络进行了分析研究，并针对其中的关键技术提出了性能优化的方法。　　在分析路由算法、光路由器原理和路由规则三者关系的基础上，本文提出了一种mesh结构的片上光电混合网络优化模型。该模型结合了基于维序路由(DimensionOrdered Routing)算法优化的5×5多端口路由器结构和对应的bypass机制的光链路握手协议，能够有效降低网络光链路冲突概率和降低链路建立握手协议开销。实验表明，相对于现有的模型，该模型能够有效地增加网络内光链路并存数目，降低网络的平均延时。在8×8规模的网络下运行SPLASH-2基准测试程序平均加速比为2.32。　　在分析光链路持续时间和光链路利用率关系的基础上，本文提出了一种以时间片(Time Slice)为单位的光链路分配方法。该方法主要包括两级表结构的流量预测机制和光链路分配算法。其中，L1表和L2表分别用来记录局部和全局的通信历史模式(History Pattern)并预测时间片内的网络流量，光链路分配算法则根据预测流量、链路距离、链路历史信息等分配光链路。实验表明，该方法具有较高的网络流量预测准确率，并能够在上述模型基础上进一步提高光链路的利用率，降低网络平均延时。在8×8规模的网络下运行SPLASH-2基准测试程序流量平均预测准确率为87％，平均加速比为1.6。　　在分析光链路传输消息长度、链路距离和光链路利用率关系的基础上，本文提出了一种在基于cache一致性协议的共享存储CMP(Chip Multiprocessor)中自适应合并cache行的方法。该方法通过本地监控读写以自适应合并cache行来增加每次传输的消息长度，并结合上文提出的光链路分配算法进行光链路资源分配。实验表明，该方法能够有效增加平均消息长度，降低消息数量并提升网络性能。在8×8规模的网络下运行SPLASH-2基准测试程序平均消息长度提高了31％，平均网络延时降低了16％。