基于微流控的新型片上可恢复导流器设计及其在血管化器官芯片中的应用研究

来源 :上海交通大学 | 被引量 : 0次 | 上传用户:qinlinjie8
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
人体器官芯片作为一种新兴技术,由于其有望在未来取代动物实验并彻底改变新药研发流程,因而获得了越来越多制药公司和科学家的青睐。该技术通过在芯片上精确调控细胞所处的微生理环境,如流体剪切力,细胞间隙流及生长因子浓度梯度等,构建在体外模拟人体器官或组织主要微生理功能和三维微结构的模型。其中,通过精确调控水凝胶在空间的分布,最终实现细胞的图案化是器官芯片设计的关键。目前常用的方法是在组织腔室两边分别设计物理屏障和微流体通道来实现水凝胶的成功灌注,营养物质输送和代谢产物排放,进而实现组织的灌注式培养。本文提出了一种新型的可恢复导流器设计,该设计通过微流控技术在组织腔室内形成临时屏障以调控水凝胶的空间分布。待水凝胶凝固后,临时屏障消失进而实现培养液的无障碍灌注。与常见的固定屏障设计(如微柱,相位引导,连通孔)相比,该设计能够对组织腔室内的细胞实现更均匀的刺激。相比于其它临时屏障设计(如微丝法,壳聚糖方法),该设计的操作十分简单,不需要额外的设备辅助,设计十分灵活。首先,为了优化芯片的设计参数,使用COMSOL对可恢复导流器进行仿真。仿真结果表明薄膜厚度与薄膜鼓起高度成负相关,导流器通道宽度和施加压力与薄膜鼓起高度成正相关。当可恢复导流器的设计参数为宽度500μm,薄膜厚度为50μm时,集成有导流器的芯片能够在0.02 MPa压力下实现水凝胶的有效灌注。同时,利用仿真对比了可恢复导流器设计,微柱设计和相位引导设计中细胞间隙流的流体分布,仿真结果表明可恢复导流器中流体的分布将更加均匀。另外,还对水凝胶灌注过程中与导流器之间的弯月面钉止(Meniscus pinning)效应进行了理论分析。其次,基于标准的光刻及PDMS脱模技术对具有可恢复导流器的器官芯片进行加工。为了探究可恢复导流器灌注凝胶的可行性,使用含有染料的水凝胶分别对长方形及异形组织腔室,双组织腔室,Z轴组织腔室进行了凝胶灌注测试。最后,通过血管形成和血管新生实验,在集成有该设计的器官芯片上成功培养出了3D血管体外模型,进而验证了该设计在器官芯片中的有效性。由于该可恢复导流器设计可以实现水凝胶的无障碍分布以及流体对细胞的均匀刺激,因此有望成为一种新型的水凝胶空间分布调控手段,还可以兼容其它器官芯片应用。
其他文献
光子模数转换技术(PADC,photonic analog-to-digital converters)是克服传统电子模数转换技术(ADC,analog-to-digital converters)遭遇性能瓶颈的重要技术手段。PADC技术将光子技术的高速宽带与电子技术的成熟灵活紧密相结合,为下一代雷达和通信系统提供理想的信号接收处理解决方案。前期的研究主要聚焦在提升PADC系统的基本性能,比如有效
光刻是集成电路制造工艺中一道关键的工序,它是利用光化学反应机理,把制造在掩膜版上的图形转移到硅衬底上的过程。光刻决定了芯片的最小工艺尺寸,约占芯片制造时间的45%。光刻的工艺质量直接影响着器件的良率,而缺陷是造成良率降低的最重要和最直接的原因。在处于55 nm量产阶段的工厂中,约80%的缺陷是由于设备的原因造成的。分析研究光刻工艺设备所造成缺陷的实例并归纳总结,有助于量产良率的提升,并且为实现更高
本课题主要对金属层间介质薄膜的片内厚度均匀性这一重要的集成电路制造工艺指标展开研究,从金属层间介质薄膜的化学气相淀积(Chemical Vapor Deposition,CVD)和化学机械抛光(Chemical Mechanical Polishing,CMP)以及工艺整合三个方面分析影响金属层间介质薄膜厚度均匀性的关键因素和提出改善方法。本课题首先研究等离子增强化学气相淀积(Plasma Enh
近年来,随着异构多核片上系统(Heterogeneous Multi-Processor SoC)集成度越来越高,大量处理器核及功能单元之间的通信需求对片上总线系统提出了更高的要求。当前片上总线主要采用并行传输方式,并行总线通过增加总线位宽、提高总线时钟频率来提高带宽。然而随着时钟频率与位宽的提高,信号偏移和信号干扰问题愈发严重,并行信号之间的时序同步愈发困难,布线难度大大增加,阻碍了并行总线传输
三维片上网络(Three-Dimensional Network-on-Chip,3D NoC)以其高通信带宽、高封装密度、低功耗等优势,已经成为NoC领域的主要研究方向,然而三维集成电路的散热特性限制了高性能3D NoC在通信速率和功耗性能上的提升,片上高速低功耗互连技术为解决速度和功耗瓶颈提供了可行性方案。本文研究3D NoC中高速低功耗互连技术和电路设计,根据工艺缩小演进中,时域信号比电压域
随着新兴应用的出现,专用集成电路、通用处理器和现场可编程门阵列等计算架构逐渐难以满足人们的需求,粗粒度可重构架构以其灵活的可配置性和显著的能效比优势,近年来不断得到关注。作为粗粒度可重构架构的特点之一,广泛的可配置性使得架构具有广阔的设计空间,可以灵活地满足不同应用的需求。但同时也提高了其设计难度,架构设计人员常常需要在设计早期对设计的不同结构进行建模仿真,因此拥有便捷的建模和仿真工具显得尤为重要
随着半导体工艺节点的推进,芯片的研发成本越来越高,研发人员对“应用定义芯片”的需求越来越迫切。可重构芯片可以兼顾计算效率和软件可编程性,通过打通“应用定义软件”和“软件定义芯片”,实现了这一需求。可重构芯片的编译器后端负责将待加速的应用自动化地映射到多个可重构处理单元上,是可重构芯片高效运行中至关重要的一环。处理单元变多是可重构架构必然的发展趋势之一,但同时也给编译器后端设计带来了新的需求和挑战。
随着信息技术的迅速发展,各种大数据应用不断涌现,导致芯片间通信带宽的需求呈现爆炸性增长。传统的多芯片系统普遍采用并行电互连的方式,但面对通信带宽的快速增长,这种互连方式存在多方面不足:首先,并行互连需要消耗大量的输入输出(Input and Output,IO)端口和引脚,在复杂系统的需求下甚至可能超出芯片的IO管脚总数;其次,多路并行走线在高带宽传输时容易产生线间串扰等信号完整性问题,限制了传输
可重构计算技术具有微处理器高灵活性和ASIC高性能的特点,是一种新型的计算机体系结构,但可重构计算的这种可配置特性对其功能验证带来新的挑战。本文面向粗粒度可重构电路,研究其验证技术。课题首先完成粗粒度可重构单元和粗粒度可重构阵列的电路设计,针对可重构计算复杂的电路结构,基于UVM验证方法学搭建了验证平台,提出适合可重构电路验证的验证计划和方法。其次,针对可重构电路配置种类多,覆盖率收敛缓慢,验证效
随机计算通过将传统的二进制信号转换成随机序列,能运用基本的逻辑门电路在概率域上实现复杂运算,从而可以降低大数据时代芯片极高的计算复杂度。然而随机计算的精度较低,如果要将其应用于超大规模集成电路中,需要设计高精度随机计算单元。由于随机计算乘法器的精度受输入序列的相关性影响较大,本论文首先设计了一种基于重匹配的非相关性随机计算乘法器,能在仅知道一个输入序列的分布时获得最佳精度。此外,考虑到二进制数和随