在无线通信应用中,射频接收机要求本振信号具有低相位噪声和较小的面积。这给频率综合器设计带来了挑战。本文的目的就是设计一款应用于数字电视调谐器中的分数频率综合器,以此为目标展开了详细的电路分析和设计。本文首先分析比较了环路参数设计的两种不同分析方法。在此基础上,结合噪声分析,利用MATLAB图形界面得到了优化的环路参数。所设计的图形界面大大简化了频率综合器的环路参数设计。输入指定的环路参量,图形界面可以给出完备的仿真结果。然后,文中详细分析了频率综合器中的各个关键模块。阐述了电荷泵的各种非理想因素和抑制这些非理想因素所采用的电路技术,在此基础上设计了高性能的全差分电荷泵。8/9预分频器采用了同步电路结构,在不增加功耗的前提下,达到了高速的要求。为了减小电源对压控振荡器相位噪声的恶化,文中采用了高电源抑制比的线性稳压电路给压控振荡器供电实现了低相位噪声的要求。压控振荡器在工作频率范围内被分成64个子带从而得到了较低的调谐增益。小的调谐增益不但减小了滤波器的面积,而且优化了环路的相位噪声。最后,给出了芯片照片和流片测试结果,验证了设计方法和电路设计的正确性。本文所涉及到的频率综合器在SMIC 0.18-pm CMOS工艺下流片实现,电源电压为1.8 V,消耗电流为10 mA,面积为1 mm2。频率综合器环路带110 kHz,参考杂散小于-63 dBc。在1 MHz频偏处相位噪声小于-110 dBc/Hz。100Hz-100 MHz范围内均方根积分噪声,整数分频模式小于0.7度,在分数分频模式小于1度。