论文部分内容阅读
通过对PLL和DLL相伴抖动的比较，结合DLL倍频器的结构特点，得出了一个有用的公式，这个公式可以用于在PLL和DLL两种结构中选择出一个最佳方案，使得在使用CMOS工艺实现频率合成器时能够得到最佳的功耗和相位抖动的折衷。对于倍频系数很大的倍频器宜采用基于PLL的结构，这样可以消耗较少的功率；而对于较小的倍频系数的倍频器要采用基于基于DLL的结构，这样相位抖动特性将非常优良。