论文部分内容阅读
设计了一种基于标准0．35μm CMOS工艺的高性能采样／保持电路。预充电技术和输出电容耦合技术的运用，降低了电路对运算放大器的要求，同时实现了低功耗。在Cadence Specire环境下进行仿真，当输入信号为48．4375MHz、2Vpp的正弦波，采样速率为100MSPS时，该采样／保持电路的SFDR达72．3dB，THD为-65．2dB，分辨率为11位；在3．3V电源电压下，电路的功耗为27mW。