鉴频鉴相器(PFD)相关论文
文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级......
提出一种SCL结构差分型鉴频鉴相器(PFD),这种鉴频鉴相器能大幅度降低鉴相死区,而且具有噪声低、速度快等优点.这种差分型PFD在高速......
为缩短无线通信收发系统中锁相环（PLL）的锁定时间,文中研究了锁相环中的鉴频鉴相器（PFD）和电荷泵（CP）电路模块,通过引入全新的动态PFD和......
提出并实现了一款采用相位噪声优化技术的特高频(UHF)频段小数分频频率综合器,其工作频率为0.8~1.6 GHz。采用死区消除技术减少了......
采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)......
本文在介绍了经典全数字锁相环(all digital PLL,ADPLL)的基础上,提出了具有捕获锁定未知输入信号频率功能的ADPLL,使用方便,应用......
